
amateurreihe

# electronica



Barthold/Bäurich

Mikroprozessoren — Mikroelektronische Schaltkreise und ihre Anwendung (Teil 2) 203

electronica · Band 203

HANS BARTHOLD

DR. HEINZ BÄURICH

### Mikroprozessoren – Mikroelektronische Schaltkreise und ihre Anwendung

Teil 2: Die Mikroprozessoren U 808 D. U 880 D und 8080



MILITÄRVERLAG DER DEUTSCHEN DEMOKRATISCHEN REPUBLIK

### 2. Auflage, 1982

© Militärverlag der

Deutschen Demokratischen Republik (VEB) - Berlin, 1980

Lizenz-Nr. 5 · LSV 3539

Lektor: Wolfgang Stammler

Zeichnungen: Johanna Goernemann

Typografie: Helmut Herrmann

Printed in the German Democratic Republic

Gesamtherstellung: Druckerei Märkische Volksstimme Potsdam

Redaktionsschluß: 15. Februar 1982

Bestellnummer: 746 417 9

DDR 1,90 M

### Inhaltsverzeichnis

1.	Formelzeichen und Abkürzungen	5
2.	Der Mikroprozessorbaustein $U$ 808 $D$	6
2.1	Registerstruktur des Mikroprozessorbausteins	
	U 808 D	6
2.2.	Befehlsaufbau des Bausteins $U$ 8 $\partial 8$ $D$	9
2.2.1.	Befehlsstruktur	ę
2.2.2.	Adreßbildung (Bestimmung des zum Befehl gehö-	
	renden Operanden)	8
2.3.	Zeitverhalten des Bausteins U 808 D	10
2.4.	Befehlsabarbeitung	13
2.5.	Befehlsliste $U$ 808 $D$	15
2.5.1.	Erläuterung der in der Befehlsliste verwendeten	
	Abkürzungen	15
2.5.2.	Beschreibung der Befehle des Mikroprozessore	
	U 808 D	16
2.5.2.1.	Transportoperationen	16
2.5.2.2.	Rechen- und logische Operationen mit einem	
	Operand	17
2.5.2.3.	Rechen- und logische Operationen mit zwei Ope-	
	randen	18
2.5.2.4.	Sprungbefehle	19
2.5.2.5.	Unterprogrammbefehle	20
2.5.2.6.	Eingabe- und Ausgabebefehle	21
2.5.2.7.	Steuerbefehle	22
2.6.	INTERRUPT	23
2.7.	Starten des Prozessors U 808 D	24
2.8.	Beschreibung der Anschlüsse des Bausteins	_
	U 808 D	26
2.9.	Anschluß externer Schaltkreise an den Prozessor	
	U 808 D	28
3.	Der Mikroprozessorbaustein $U$ 880 $D$	32
3.1.	Registerstruktur des Mikroprozessorbausteins	
	U 880	32
3.2.	Befehlsaufbau des Bausteins $U$ 880	36

3.2.1.	Befehlsstruktur	36
3.2.2.	Adreßbildung	37
3.3.	Zeitverhalten	38
3.4.	Befehlsabarbeitung	44
3.5.	Befehlsliste des Prozessors U 880	44
3.5.1.	Verwendete Abkürzungen bei der Befehlsbeschrei-	
	bung	44
3.5.2.	Beschreibung der Befehle des Prozessors U 880	45
3.5.2.1.	Transportbefehle	45
3.5.2.2.	Rechen- und logische Operationen mit einem	
	Operand	53
3.5.2.3.	Rechen- und logische Operationen mit zwei	
	Operanden	60
3.5.2.4.	Rechen- und logische Operationen mit mehreren	
	Operanden	63
3.5.2.5.	Sprungbefehle	65
3.5.2,6.	Unterprogrammbefehle	67
3.5.2.7.	Ein- und Ausgabebefehle	69
3.5.2.8.	Steuerbefehle	74
3.6.	INTERRUPT	75
3.7.	Starten des Prozessors U 880	78
3.8.	Anschlüsse an den Baustein $U$ 880	79
4.	Der Mikroprozessorbaustein 8080	82
4.		
4.1.		83
	Registerstruktur	
4.1.	Registerstruktur	83
4.1. 4.2. 4.3.	Registerstruktur Befehlsaufbau Zeitverhalten	83 83
4.1. 4.2.	Registerstruktur Befehlsaufbau Zeitverhalten Anschlußsignale	83
4.1. 4.2. 4.3. 4.4.	Registerstruktur Befehlsaufbau Zeitverhalten Anschlußsignale Anschluß von Schaltkreisen an den Prozessor 8080	83 83 85 88
4.1. 4.2. 4.3. 4.4. 4.5.	Registerstruktur Befehlsaufbau Zeitverhalten Anschlußsignale	83 83 85
4.1. 4.2. 4.3. 4.4. 4.5. 4.6. 4.7.	Registerstruktur Befehlsaufbau Zeitverhalten Anschlußsignale Anschluß von Schaltkreisen an den Prozessor 8080 Befehlsschlüssel des Prozessors 8080 Programmunterbrechung	83 85 88 88 88
4.1. 4.2. 4.3. 4.4. 4.5. 4.6. 4.7. Literatury	Registerstruktur Befehlsaufbau Zeitverhalten Anschlußsignale Anschluß von Schaltkreisen an den Prozessor 8080 Befehlsschlüssel des Prozessors 8080	83 83 85 88 88
4.1. 4.2. 4.3. 4.4. 4.5. 4.6. 4.7. Literatury	Registerstruktur Befehlsaufbau Zeitverhalten Anschlußsignale Anschluß von Schaltkreisen an den Prozessor 8080 Befehlsschlüssel des Prozessors 8080 Programmunterbrechung	83 83 85 88 88 89
4.1. 4.2. 4.3. 4.4. 4.5. 4.6. 4.7. Literatury Anhang Befehlsta	Registerstruktur Befehlsaufbau Zeitverhalten Anschlußsignale Anschluß von Schaltkreisen an den Prozessor 8080 Befehlsschlüssel des Prozessors 8080 Programmunterbrechung  verzeichnis bellen der Prozessoren U 880, 8080, U 808 D	83 83 85 88 88 89 90
4.1. 4.2. 4.3. 4.4. 4.5. 4.6. 4.7.  Literatury Anhang Befehlstal Codierung	Registerstruktur Befehlsaufbau Zeitverhalten Anschlußsignale Anschluß von Schaltkreisen an den Prozessor 8080 Befehlsschlüssel des Prozessors 8080 Programmunterbrechung  verzeichnis bellen der Prozessoren U 880, 8080, U 808 D gstabelle der Befehle des Prozessors U 808D	83 83 85 88 88 89 90
4.1. 4.2. 4.3. 4.4. 4.5. 4.6. 4.7.  Literatury Anhang Befehlstal Codierung Codierung	Registerstruktur  Befehlsaufbau  Zeitverhalten  Anschlußsignale  Anschluß von Schaltkreisen an den Prozessor 8080  Befehlsschlüssel des Prozessors 8080  Programmunterbrechung  rerzeichnis  bellen der Prozessoren U 880, 8080, U 808 D  gstabelle der Befehle des Prozessors U 808D  gstabelle der Befehle des Prozessors 8080	83 83 85 88 88 89 90 91 102 104
4.1. 4.2. 4.3. 4.4. 4.5. 4.6. 4.7.  Literatury Anhang Befehlstal Codierung Codierung Codierung	Registerstruktur Befehlsaufbau Zeitverhalten Anschlußsignale Anschluß von Schaltkreisen an den Prozessor 8080 Befehlsschlüssel des Prozessors 8080 Programmunterbrechung  verzeichnis bellen der Prozessoren U 880, 8080, U 808 D estabelle der Befehle des Prozessors U 808D estabelle der Befehle des Prozessors U 8080 estabelle der Befehle des Prozessors U 880	83 83 85 88 88 89 90
4.1. 4.2. 4.3. 4.4. 4.5. 4.6. 4.7.  Literatury Anhang Befehlstal Codierung Codierung Gegenübe	Registerstruktur  Befehlsaufbau  Zeitverhalten  Anschlußsignale  Anschluß von Schaltkreisen an den Prozessor 8080  Befehlsschlüssel des Prozessors 8080  Programmunterbrechung  rerzeichnis  bellen der Prozessoren U 880, 8080, U 808 D  gstabelle der Befehle des Prozessors U 808D  gstabelle der Befehle des Prozessors 8080	83 83 85 88 88 89 90 91 102 104

### 1. Formelzeichen und Abkürzungen

Nachstehend sind die verwendeten Formelzeichen und Abkürzungen aufgeführt. Spezielle Zeichen, die nur wenig benutzt werden, sind im Text erläutert.

ATATA		A 1
ADR		Adresse

ADR-HWT oder ADR<sub>L</sub> höherwertiger Adreßteil
ADR-NWT oder ADR<sub>L</sub> niederwertiger Adreßteil
Index H höherwertiger Teil eines

16-Bit-Wortes

Index L niederwertiger Teil eines

16-Bit-Wortes

DB Datenbus

 $\begin{array}{ccc} D_7 \dots D_0 & & \text{Bitstellen des Datenbus} \\ & D_0 = \text{niederwertiges Bit} \end{array}$ 

 $A_{15}...A_0$  Bitstellen des Adreßbus  $A_0 = \text{niederwertiges Bit}$ 

SP Stackpointer (Stackzeiger)

PC Programm-Counter (Befehlszähler)

BR Befehlsregister n, d eine 8-Bit-Zahl nn eine 16-Bit-Zahl  $\Phi_1, \Phi_2, \Phi$  Taktsignale

### 2. Der Mikroprozessorbaustein U 808 D

Wie schon in Teil 1 erwähnt, beinhaltet der Mikroprozessor das Rechen- und Steuerwerk eines Rechners. Zum Einbau in Rechnersysteme verfügt er über Ein- und Ausgabesignale, mit deren Hilfe weitere Bausteine eines Rechners angeschlossen werden können. Die Ein- und Ausgangssignale des Mikroprozessors kann man unterteilen in

- Adreßsignale (Adreßbus),
- Datensignale (Datenbus),
- Steuer- und Meldesignale (Controlbus),
- Versorgungsspannungen (Taktsignale, Betriebsspannungen und Masseleitung).

Die Arbeitsweise des Mikroprozessors wird durch seinen Befehlsvorrat bestimmt. Den Befehlen entsprechen Signale, durch die die Inhalte der einzelnen internen Register untereinander transportiert werden. Während des Transports führen logische Schaltungen die einzelnen Operationen aus. Voraussetzung zum Verständnis des Befehlsschlüssels ist deshalb die Registerstruktur des Prozessors.

# 2.1. Registerstruktur des-Mikroprozessorbausteins U~808~D

Bild 2.1 zeigt die Registerstruktur des Bausteins *U 808 D*. Der Mikroprozessor enthält einen internen 8-Bit-Bus. von dem aus alle Register zu erreichen sind. Von diesem Bus aus gehen die Daten über den externen Datenbus (Dø....D7), der in beiden Richtungen betrieben werden kann, zu den angeschlossenen Schaltkreisen. Der externe Datenbus ist über Bustreiber mit dem internen 8-Bit-Bus verbunden.

An den internen 8-Bit-Bus sind angeschlossen:

- ein Notizspeicher, der aus 7 Registern (A, B, C, D, E, H, L)
   besteht (A = Akkumulatorregister);
- ein Kellerspeicher (STACK), der aus 7 Registern mit einer Länge von je 14 Bit besteht;




Bild 2.1 Registerstruktur des Bausteins U 808 D (statt  $C_1$ ,  $C_2$  am Zyklengenerator lies  $\phi_1$ ,  $\phi_2$ )

- ein Befehlszähler (PC) der Länge 14 Bit;
- ein Befehlsregister zur Speicherung des Operationscodes eines Befehls;
- zwei dynamische Register a und b, die den Eingang in die arithmetisch-logische Einheit (ALU = arithmetic-logic-unit) darstellen.

Die arithmetisch-logische Einheit ist wiederum mit dem Datenbus verbunden.

An das Befehlsregister ist ein Befehlsdecoder angeschlossen, dessen Ausgänge in Verbindung mit den Zeitsignalen in der Steuereinheit die Torungssignale für die Steuerung der Register und der arithmetisch-logischen Einheit bilden. Die Zeitsignale werden im Zustandsgenerator mit Hilfe der Taktfolgen  $\Phi_1$  und  $\Phi_2$  gebildet.

Ein Befehl wird innerhalb des Bausteins in folgender Reihenfolge verarbeitet:

 Ausgabe der Adresse über den externen Datenbus (erst den niederwertigen Teil, danach den höherwertigen Teil);

- 2. Erhöhung des Befehlszählers um 1;
- 3. Einlesen des Operationscodes des Befehls in das Befehlsregister;
- 4. Entschlüsselung des Befehls und Bildung der Torungssignale in der Steuerschaltung;
- 5. Ausführung der Operation mit Hilfe der gebildeten Torungssignale (es werden die Inhalte der angesteuerten Register gelesen und über die eingestellten Datenwege transportiert). Benötigt man zur Ausführung des Befehls eine Zahl aus dem angeschlossenen Speicher, so wird zum Holen dieser Zahl die dazugehörige Adresse über den Datenbus ausgegeben und anschließend das entsprechende Byte über den Datenbus aus dem Speicher übernommen.

Zur Ausführung der Rechenoperationen und logischen Operationen enthält der Baustein einen Rechenwerksteil. Er besteht aus

- der arithmetisch-logischen Einheit (ALU);
- zwei Eingangsregistern a und b;
- den Flags bzw. Flip-Flop Z, C, P, S.

Die Flags haben im einzelnen folgende Aufgabe:

### Z (Zero-Flag)

Z wird gleich 1 gesetzt, wenn das Ergebnis einer Rechenoperation 0 ist.

### C (Carry-Flag)

C wird gleich 1 gesetzt, wenn bei der Addition ein Übertrag in die 8. Stelle auftritt oder wenn bei der Subtraktion ein "Borgen" von der 8. Stelle notwendig ist (die 8. Stelle entspricht dem Stellenwert 28).

### P (Parity-Flag)

P wird gleich 1 gesetzt, wenn das Ergebnis einer Operation eine geradzahlige Anzahl der Ziffer 1 enthält.

### S (Sign-Flag)

S wird gleich 1 gesetzt, wenn das Ergebnis einer Operation negativ ist.




Bild 2.2 Aufbau eines Zahlworts im Baustein U 808 D



Bild 2.3 Grundsätzlicher Aufbau eines Befehls




Bild 2.4 Darstellung eines Befehls im U 808 D

Der Baustein arbeitet mit einer Zahlendarstellung Festkomma-Zweierkomplement mit 8 Dualstellen. Der Stellenwert 2<sup>7</sup> entspricht dem Vorzeichen (Bild 2.2).

### 2.2. Befehlsaufbau des Bausteins U 808 D

### 2.2.1. Refehlsstruktur

Ein Befehl besteht aus Operationsteil und  $Adre\beta teil$  (Bild 2.3). Zur Darstellung eines Befehls im U 808 D werden 1 bis 3 Byte benötigt. Davon erfordert der Operationscode 1 Byte und der Adreßteil 1 bis 2 Byte (Bild 2.4).

## 2.2.2. Adreßbildung (Bestimmung des zum Befehl gehörenden Operanden)

Für die Bestimmung eines Operanden gibt es folgende Möglichkeiten

- Direktoperand



Bild 2.5 'Faktsignale  $\Phi_1$  und  $\Phi_2$  zur Steuerung des Mikroprozessors U 808 D

Der zum Befehl gehörende Operand steht im Anschluß an den Operationscode. (1. Byte: Befehl; 2. Byte: Operand).

- Indirekte Adressierung

Die Adresse ADR des Operanden steht in einem speziellen Register.

 $ADR = \langle Register \rangle$ 

Als Register dient das Registerpaar HL.

- Registeroperand

Der Operand steht in einem im Befehl angegebenen Register.

### 2.3. Zeitverhalten des Bausteins U 808 D

Der Mikroprozessor U 808 D wird durch zwei gegeneinander versetzte Impulsfolgen (Bild 2.5) gesteuert.

Die Abarbeitung eines Befehls unterteilt sich im Baustein in mehrere Maschinenzyklen. Ein Maschinenzyklus ist wiederum in einzelne Zeitzustände aufgeteilt. Ein Zeitzustand hat die Länge von 2 aufeinanderfolgenden Perioden des Taktes  $\Phi_1$ . Zur Unterscheidung der beiden Perioden eines Zustands sendet der Mikroprozessor während der 1. Periode eines Zustands das Signal SYNC (Bild 2.6).

Die möglichen Zustände eines Maschinenzyklus und ihre grundsätzliche Bedeutung sind:




Bild 2.6 Aufteilung der Taktperiode in Zeitzustände beim U 808 D. Ein Zeitzustand hat die Länge von 2 aufeinanderfolgenden Perioden des Taktes  $\Phi_1$ . Während der 1. Periode sendet der Prozessor das Signal SYNC aus

T<sub>1</sub> Während T<sub>1</sub> wird der niederwertige Teil der Adresse über den Bus ausgegeben.

 $T_{1I}$  Der Zustand  $T_{1I}$  tritt nur bei INTERRUPT auf. Er steht dann an Stelle von  $T_1$ . Auf seine Bedeutung wird in Abschnitt 2.6. eingegangen.

T<sub>2</sub> Während T<sub>2</sub> wird der höherwertige Teil der Adresse ausgegeben.

WAIT Im Zustand WAIT wartet der Mikroprozessor auf die Bereitschaft externer Einheiten.

T<sub>3</sub> Während T<sub>3</sub> geschieht die Ein- und Ausgabe von Daten. STOP Der Stoppzustand tritt nach jedem HALT-Befehl auf. T<sub>4</sub>, T<sub>5</sub> Während T<sub>4</sub> und T<sub>5</sub> werden die Befehle abgearbeitet. Über die Signale S<sub>0</sub>, S<sub>1</sub> und S<sub>2</sub> wird der externen Schaltung der Zustand angezeigt, in dem sich der Mikroprozessor gerade befindet. Aus Tabelle 2.1. ist die Belegung der Signale S<sub>0</sub>, S<sub>1</sub>, S<sub>2</sub> für die einzelnen Zustände zu ersehen.

Bild 2.7 zeigt das Taktdiagramm der Zeitstufen eines Maschinenzyklus und den dazugehörigen Pegel der Anschlüsse SYNC,  $S_0$ ,  $S_1$ ,  $S_2$ .

Aus Bild 2.8 geht hervor, unter welchen Bedingungen sich der Übergang von einem in den nächsten Zustand vollzieht und in welcher Reihenfolge die Zustände auftreten können.




Bild 2.7 Taktdiagramm der Zeitstufen eines Maschinenzyklus des U 808 D




Bild 2.8 Blockdiagramm für die Zustandsübergänge des Bausteins U 808 D

**Tabelle 2.1.** Zustandstabelle der Statussignale  $S_0$ ,  $S_1$ ,  $S_2$  des Prozessors U 808 D

Zustand	S <sub>0</sub>	S <sub>1</sub>	S <sub>2</sub>	Code
$\overline{\mathbf{T_1}}$	0	1	0	2
$\overline{\mathbf{T_{1I}}}$	0	1	1	3
$\overline{\mathbf{T}_2}$	0	0	1	1
WAIT	0	0	0	0
$T_3$	1	. 0	0	4
STOP	1	1	0	6
$T_4$	1	1	1	7
$T_5$	1	0	1	5

Liegt kein INTERRUPT vor, so beginnt jeder Maschinenzyklus mit T<sub>1</sub> und T<sub>2</sub>. An T<sub>2</sub> schließt sich der Zustand T<sub>3</sub> an, wenn das Signal READY "High" ist. Ist der Pegel dieses Signals "Low", so folgt nach T<sub>2</sub> der Zustand WAIT (T<sub>W</sub>). Dieser Zustand bleibt so lange erhalten, bis der Pegel des Signals READY wieder "High" wird. Nach WAIT kommt der Zustand T<sub>3</sub>. Nach T<sub>3</sub> kann der Mikroprozessor bei Vorliegen eines HALT-Befehls in den Stoppzustand gehen. Liegt kein HALT-Befehl vor, so schließt sich nach T<sub>3</sub> entweder T<sub>4</sub> oder, wenn der betreffende Maschinenzyklus zu Ende ist, wieder T<sub>1</sub> an. Auf T<sub>4</sub> folgt entweder T<sub>5</sub> oder, bei Maschinenzyklusende, T<sub>1</sub>. Nach jedem Ende eines Maschinenzyklus wird ein internes IFF (INTERRUPT-Flip-Flop) abgefragt, ob der betreffende Zyklus ein Programmunterbrechungszyklus ist. Außerdem wird am Ende jedes Befehls das Signal

INTERRUPT (INT) abgefragt, ob es den logischen Pegel "High" hat. Weist es den Pegel "High" auf, so schaltet sich das IFF ein. Ist der laufende Zyklus ein INTERRUPT-Zyklus, oder liegt am Befehlsende eine Programmunterbrechung vor (INT-Signal = "High"), so wird nicht der Zustand  $T_1$ , sondern der Zustand  $T_{11}$  eingestellt. Auf  $T_{11}$  folgt sofort der Zustand  $T_2$ .

Aus dem Stoppzustand kommt der Mikroprozessor nur durch eine Programmunterbrechung heraus.

### 2.4. Befehlsabarbeitung

### Befehlszyklus

Zur Abarbeitung eines Befehls benötigt der Mikroprozessor mehrere Maschinenzyklen (maximal 3). Zur Unterscheidung der einzelnen Maschinenzyklen dienen Bit 6 und 7 des höherwertigen Adreßbytes.. Man unterscheidet folgende Zyklusarten:

Bit 6	Bit 7	Zyklus	Beschreibung
0	0	PCI	Speicher-Lese-Zyklus für 1. Byte
			des Befehls
U	1	PCR	Speicher-Lese-Zyklus für weitere
			Bytes des Befehls oder Datenbytes
1	0	$\mathbf{PCC}$	Ein- und Ausgabe-Zyklus
1	1	PCW	Schreibzyklus.

In den einzelnen Zyklen eines Befehls werden in der Regel folgende Operationen ausgeführt:

### Zyklus 1

Operationscode holen	$T_1$	NWT-Adresse über DB ausgeben,
	$T_2$	HWT-Adresse über DB ausgeben,
	$T_3$	Operationscode über DB nach BR
		holen,
	$T_4/T_5$	Ausführung des Befehls, wenn
		kein weiterer Speicherzugriff er-
		forderlich ist.
Zyklus 2		
2. Speicherzugriff	$T_1$	NWT-Adresse über DB ausgeben,
	$T_2$	HWT-Adresse über DB ausgeben,
	$T_3$	Speicherzugriff
		(Byte holen oder abspeichern).




Bild 2.9 Flußdiagramm der einzelnen Schritte der Befehlsabarbeitung im U 808 D

### Zyklus 3

3. Speicherzugriff wie Zyklus 2

Bild 2.9 zeigt die einzelnen Schritte der Befehlsabarbeitung als Flußdiagramm.

Zur Berechnung der Ausführungszeit eines Befehls geht man von der Grundfrequenz des Taktgenerators aus. Beträgt diese wie in den meisten Fällen 500 kHz (1 Takt = 2 µs), so ist ein Zeitzustand (2 Takte) 4 µs lang. Da ein Zyklus 3 bis 5 Zeitzustände und 1 Befehl 1 bis 3 Zyklen lang sein kann, liegt die Ausführungszeit eines Befehls zwischen 12 und 44 µs.

### 2.5. Befehlsliste U 808 D

### 2.5.1. Erläuterung der in der Befehlsliste verwendeten Abkürzungen

Die Abkürzung S sagt aus, daß aus dem Registet der Nummer S ein Datenwort geholt wird (S: Source, Quelle).

Die Abkürzung D sagt aus, daß in das Register der Nummer D ein Datenwort gespeichert wird (D: Destination, Senke).

Die Registernummer wird innerhalb des Befehlscodes als Oktalzahl dargestellt.

Den einzelnen Registern sind im Befehlscode folgende Registernummern zugeordnet (s. a. Registerstruktur U 808 D, Bild 2.1):

Register	Registernummer
A	000 = 0
В	001 = 1
C	010 = 2
D	011 = 3
${f E}$	100 = 4
H	101 = 5
${f L}$	110 = 6
M	111 = 7

M (Memory) bedeutet: Inhalt einer Speicherzelle, deren Adresse im Registerpaar HL steht.

Weitere Abkürzungen sind (s. Bild 2.1)

SP: Stackpointer, Stackzähler

PC: Programm-Counter, Befehlszähler

BR: Befehlsregister

Als Ergebnis einer Rechenoperation werden 4 Flags gestellt. Das sind die Flags Z, C, P, S.

Die Abkürzungen für allgemeine Größen und Register lauten:

- r 8-Bit-Register oder 1 Speicherzelle;
- s 8-Bit-Quellregister oder 1 Speicherplatz;
- d 8-Bit-Bestimmungsregister oder 1 Speicherplatz;
- n 8-Bit-Zahl;
- nn 16-Bit-Zahl;

Index L - der niederwertige Teil von 16 Bit;

Index H - der höherwertige Teil von 16 Bit.

Es gelten folgende Schreibregeln:

Steht ein Registername allein, z. B. A. so heißt das:

Inhalt von Register A.

Steht (HL), so heißt das:

Inhalt der Speicherzelle, deren Adresse in HL steht.

Für die einzelnen Befehle werden Abkürzungen (Mnemoniks) verwendet. Bei der Flagdarstellung bedeutet:

- . Flag wird nicht geändert.
- ‡ Flag wird durch den Befehl entsprechend seiner Bedeutung geändert.
- 0 '- Flag wird rückgesetzt.
- 1 Flag wird gesetzt.

### 2.5.2. Beschreibung der Befehle des Mikroprozessors U 808 D

### 2.5.2.1. Transportoperationen

- Einzelworttransfer

MOV r. s  $s \rightarrow r$ 

CSZP

Der Inhalt von Register s wird in ein Register r gebracht.

- r kann sein: Register A, B, C, D, E, H, L;
- s kann sein: Register A, B, C, D, E, H, L;
  - M, d. h. eine Speicherzelle, deren Adresse in HL steht.

MVI r, n

 $n \rightarrow r$ 

CSZP


Die Zahl n wird in ein Register r gebracht.

r kann sein: - Register A, B, C, D, E, H, L;


- M, d. h. eine Speicherzelle, deren Adresse in HL steht.

### 2.5.2.2. Rechen- und logische Operationen mit einem Operand


### Verschiebebefehle




Der Inhalt des A-Registers wird um eine Stelle nach links verschoben. Das aus Bit  $A_7$  heraustretende Bit wird in das C-Bit und in Bit  $A_0$  eingetragen.



Der Inhalt des A-Registers wird um eine Stelle nach rechts verschoben. Das aus Bit A<sub>0</sub> heraustretende Bit wird in das C-Bit und in Bit A<sub>7</sub> eingetragen.



Der Inhalt des A-Registers wird zusammen mit dem C-Bit um eine Stelle nach links verschoben. Das aus Bit A<sub>7</sub> kommende Bit wird in das C-Bit und das C-Bit in Bit A<sub>0</sub> eingetragen.



Der Inhalt des Registers A wird zusammen mit dem C-Bit um eine Stelle nach rechts verschoben. Bit  $A_0$  kommt in das C-Bit und das C-Bit nach Bit  $A_7$ .

# - 8-Bit-Befehle INR r $r+1 \rightarrow r$ C S Z F

Der Inhalt des Registers r wird um 1 erhöht.

r kann sein: B, C, D, E, H, L.

DCR r 
$$r-1 \rightarrow r$$
 C S Z P  $\updownarrow$   $\updownarrow$   $\updownarrow$ 

Der Inhalt des Registers r wird um 1 erniedrigt. r kann seine B, C, D, E, H, L.

### 2.5.2.3. Rechen- und logische Operationen mit zwei Operanden

ADD r 
$$A+r \rightarrow A$$
  
ADC r  $A+r+C \rightarrow A$   
SUB r  $A-r \rightarrow A$   
SBB r  $A-r-C \rightarrow A$   
ANA r  $A \wedge r \rightarrow A$   
CSZF  
XRA r  $A \oplus r \rightarrow A$   
ORA r  $A \vee r \rightarrow A$   
CMP r Vergleich A mit r  
Setzen der Flags nach  $A-r$   
CSZP  
 $1 \rightarrow Z$ . wenn  $A=r$   
 $0 \rightarrow Z$ , wenn  $A \neq r$   
 $1 \rightarrow C$ . wenn  $A < r$   
 $0 \rightarrow C$ , wenn  $A \geq r$ 

Bei den Rechen- und logischen Operationen mit 2 Operanden wird der Inhalt des A-Registers und der Inhalt des Registers r durch die Operation verknüpft. Das Ergebnis kommt in das A-Register. Bei ADC und SBB wird außerdem das C-Bit zur niederwertigsten Stelle addiert (ADC) bzw. von der niederwertigsten Stelle subtrahiert (SBB). Bei der Vergleichsoperation (CMP) bleiben die Inhalte der Register A und r erhalten. Es werden lediglich die Flags gestellt.

r kann sein: - Register A, B, C, D, E, H, L;
- M, d. h. eine Speicherzelle, deren Adresse in HL steht.

### Befehle mit Direktoperand

```
ADI n
          A + n
                         \rightarrow A
ACI n
          A + n + C
                          → A
SUI n
          A - n
                         \rightarrow A
SBI n A - n - C
                                                    CSZP
                         \rightarrow A
                                                    1 1 1 1
ANI n
         A \wedge n
XRIn A (A) n
                         \rightarrow A
ORI n
          A \lor n
CPI n
          Vergleich A mit n
                                                    CSZP
          Setzen der Flags nach A - n
                                                    1111
          1 \rightarrow Z, wenn A = n
          0 \rightarrow Z, wenn A \neq n
          1 \rightarrow C, wenn A < r
          0 \rightarrow C, wenn A \ge r
```

Bei den Befehlen mit Direktoperand wird der Inhalt des Registers A und die Zahl n (8 Bit) durch die Operation verknüpft. Das Ergebnis kommt in das Register A. Bei den Befehlen ACI und SBI wird außerdem das C-Bit zur niederwertigsten Stelle addiert (ACI) bzw. von der niederwertigsten Stelle subtrahiert (SBI). Bei der Vergleichsoperation (CPI) bleibt der Inhalt des A-Registers erhalten. Es werden lediglich die Flags gestellt.

### 2.5.2.4. Sprungbefehle

Unbedingter Sprung
JMP nn nn → PC

C S Z P

Die Adresse nn wird in den Befehlszähler PC gebracht. Der nächste abzuarbeitende Befehl ist damit der Befehl aus Zelle nn. Man sagt, der Rechner führt einen Sprung nach Zelle nn aus. nn darf für den Baustein U 808 D nur 14 Bit lang sein.

### Bedingte Sprünge

JNC nn nn 
$$\rightarrow$$
 PC, wenn C-Flag = 0  
JNZ nn nn  $\rightarrow$  PC, wenn Z-Flag = 0  
JP nn nn  $\rightarrow$  PC, wenn S-Flag = 0  
JPO nn nn  $\rightarrow$  PC, wenn P-Flag = 0  
JC nn nn  $\rightarrow$  PC, wenn C-Flag = 1  
JZ nn nn  $\rightarrow$  PC, wenn Z-Flag = 1  
JM nn nn  $\rightarrow$  PC, wenn S-Flag = 1  
JPE nn nn  $\rightarrow$  PC, wenn P-Flag = 1

Ein bedingter Sprung wird so wie ein Sprungbefehl ausgeführt, d. h., die Adresse nn wird in den Befehlszähler PC gebracht, wenn die zugehörige Bedingung erfüllt ist; sonst verhält sich der bedingte Sprungbefehl wie ein Leerbefehl.

### 2.5.2.5. Unterprogrammbefehle

 $\begin{array}{cccc} \textit{Unterprogrammrufe} \\ \textit{Unbedingte Unterprogrammrufe} \\ \textit{CALL nn} & \textit{SP} + \textit{1} \rightarrow \textit{SP} & \textit{C S Z P} \\ & & \textit{PC} \rightarrow \langle \textit{SP} \rangle & & & & \\ & & & \textit{nn} \rightarrow \textit{PC} \\ \end{array}$ 

Der CALL-Befehl realisiert einen Sprung in ein Unterprogramm, dessen Startadresse nn ist. Dabei wird der aktuelle Befehlszählerstand (Adresse des Operationscodes des nächsten Befehls) in die Stack-Zelle gespeichert, deren Adresse in SP steht. Die Stack-Adresse (Inhalt von SP) erhöht sich vor der Abspeicherung des Befehlszählerinhalts um 1.

 $Bedingte\ Unterprogrammrufe$ 

CNC nn Ausführung von CALL nn, wenn C-Flag = 0
CNZ nn Ausführung von CALL nn, wenn Z-Flag = 0
CP nn Ausführung von CALL nn, wenn S-Flag = 0
CPO nn Ausführung von CALL nn, wenn P-Flag = 0
CC nn Ausführung von CALL nn, wenn C-Flag = 1
CZ nn Ausführung von CALL nn, wenn Z-Flag = 1
CM nn Ausführung von CALL nn, wenn S-Flag = 1
CPE nn Ausführung von CALL nn, wenn P-Flag = 1

Ein bedingter Unterprogrammruf wird so wie ein CALL-Befehl ausgeführt, wenn die zugehörige Bedingung erfällt ist. Bei Nichterfüllung der Bedingung verhält sich der bedingte Unterprogrammruf wie ein Leerbefehl, d. h., es wird zum nächsten Befehl übergegangen.

Restart be fehl

RST n SP + 1 
$$\rightarrow$$
 SP C S Z P  
PC  $\rightarrow$   $\langle$  SP $\rangle$   
n  $\rightarrow$  PC

Der Restartbefehl RST n entspricht dem Unterprogrammruf

CALL n. Dabei darf n nur eine der folgenden Hexadezimalzahlen sein:

n = OH, 8H, 10H, 18H, 20H, 28H, 30H, 38H.

H deutet darauf hin, daß die Zahl als Hexadezimalzahl zu lesen ist. Der Unterschied zum eigentlichen CALL-Befehl liegt nur in der Codierung. Der RST-Befehl ist ein 1-Byte-Befehl, wobei die Zahl n bereits dazugehört. Der Befehl CALL nn ist ein 3-Byte-Befehl. Davon benötigt die Adresse nn 2 Byte. Der RST-Befehl wird für die INTERRUPT-Behandlung gebraucht.

### Rückkehrbefehle

unbedingter Rückkehrbefehl

RET 
$$\langle SP \rangle \rightarrow PC$$
 C S Z P  
SP - 1  $\rightarrow$  SP

Der RET-Befehl realisiert den Rücksprung aus einem Unterprogramm. Durch ihn wird die zuletzt in den STACK gespeicherte Adresse in den Befehlszähler (PC) gebracht. Die dazugehörige STACK-Adresse steht im STACK-Zähler (SP). Nachdem die Adresse in den Befehlszähler gebracht ist, wird der Inhalt des STACK-Zählers (SP) um 1 erniedrigt.

### Bedingte Rückkehrbefehle

RNC	Ausführung von	RET, v	wenn (	C-Flag	=0		
$\mathbf{RNC}$	Ausführung von	RET, v	wenn'	Z-Flag	=0		
RP	Ausführung von	RET,	wenn	S-Flag	=0		
RPO	Ausführung von	RET,	wenn i	P-Flag	=0	C	$S \mathbf{Z} P$
RC	Ausführung von	RET,	wenn	C-Flag	=1		
$\mathbf{R}\mathbf{Z}$	Ausführung von	RET,	wenn	Z-Flag	=1		
	Ausführung von						
RPE	Ausführung von	RET,	wenn	P-Flag	=1		

Ein bedingter Rückkehrbefehl wird so wie ein RET-Befehl ausgeführt, wenn die zugehörige Bedingung erfüllt ist, sonst verhält sich der bedingte Rückkehrbefehl wie ein Leerbefehl.

### 2.5.2.6. Eingabe- und Ausgabebefehle

Eingabebefehl für Einzelwort IN n (n = Geräteadresse)

CSZP

Innerhalb eines Eingabezyklus wird ein auf dem Datenbus vorhandenes Byte in das Register A gebracht. Die Geräteadresse n wird vorher auf den Datenbus DB gegeben. Sie kann eine Zahl zwischen 0 und 7 sein. Zum Schluß werden die Inhalte der Flags auf den Datenbus DB ausgegeben.

Ablauf:

Zustand  $T_1$  Ausgabe  $A \rightarrow DB$ Zustand  $T_2$  Ausgabe  $BR \rightarrow DB$ BR = 0100 MMM1

BK = 0100 WWWI

MMM = duale Geräteadresse Eingabe DB → Zwischenspeicher b

Zustand  $T_3$  Eingabe  $DB \rightarrow Z$ wischer Zustand  $T_4$  Ausgabe Flags CPZS

C = D3, P = D2, Z = D1, S = D0

Zustand  $T_5$  b  $\rightarrow$  A

Ausgabebesehl für Einzelwort

OUT n (n = Geräteadresse)

Innerhalb eines Ausgabezyklus wird der Inhalt des Registers A auf den Datenbus gegeben. Daran schließt sich die Ausgabe der Geräteadresse an. Die Geräteadresse kann eine Zahl zwischen 8 und 31 sein, d. h., es lassen sich 24 Ausgabetore anschließen.

Ablauf:

Zustand  $T_1$  Ausgabe  $A \rightarrow DB$ Zustand  $T_2$  Ausgabe  $BB \rightarrow DB$ 

BR = 011MMMM1

MMMM = duale Geräteadresse (nur 8 bis 31)

Zustand  $T_3$  — Zustand  $T_4$  —

### 2.5.2.7. Steuerbefehle

Haltbefehl

HLT C S Z P

Nach Entschlüsselung des Befehls HLT geht der Prozessor in den Stoppzustand. Diesen STOP-Zustand kann er nur durch ein Programmunterbrechungssignal (INTERRUPT) verlassen. Der CPU-Status wird nicht verändert.

Leerbefehl

NOP CSZP

22

Einen direkten Leerbefehl gibt es nicht. Er läßt sich aber durch jeden Befehl MOV r, s realisieren, wenn r = s ist. r = s kann sein: Register A, B, C, D, E, H, L.

### 2.6. INTERRUPT

INTERRUPT bedeutet Unterbrechung des gerade laufenden Programms und Übergang zu einem anderen Programm, das durch das unterbrechende Signal bestimmt wird.

Der Prozessor U 808 D hat einen INTERRUPT-Eingang (INT), der nicht maskierbar ist. Liegt an diesem Eingang das Signal H, so wird nach Abarbeitung des gerade laufenden Befehls statt des nächsten  $\mathbf{T}_1$ -Zustands ein Zustand  $\mathbf{T}_{11}$  durchlaufen.

Während T<sub>11</sub> erhöht sich der Befehlszähler (PC) nicht. Für die

Ausgänge  $S_0S_1S_2$  gilt  $\overline{S_0}S_1S_2=1$ . Während  $T_{11}$  und  $T_2$  wird die Ausgabe des Inhalts von PC auf dem Datenbus wie bei  $T_1$  und  $T_2$  realisiert. Mit dem nachfolgenden  $T_3$  wird ein 8-Bit-Wort, ausgesendet vom unterbrechenden Gerät, über den Datenbus eingelesen und als Befehl interpretiert. Ist der eingelesene Befehl ein Mehrbytebefehl (JMP, CALL), so durchläuft der Prozessor während aller zum Befehl gehörenden Zyklen statt  $T_1$   $T_{11}$ . Dadurch werden die zum Befehl gehörenden weiteren Byte auch über den Datenbus eingelesen, ohne daß der Befehlszähler (PC) erhöht wird. Bild 2.10 zeigt das Blockdiagramm und Bild 2.11 das Taktdiagramm eines INTERRUPT-Zyklus.




Bild 2.10 Blockdiagramm eines Interruptzyklus des Bausteins U 808 D




Bild 2.11 Taktdiagramm eines Interruptzyklus im U 808 D

Nach T<sub>11</sub> wird im Zustand T<sub>3</sub> durch die externe Logik ein sogenannter INTERRUPT-Befehl über den Datenbus eingegeben. Dieser Befehl löst die Unterbrechung des laufenden Programms und den Sprung in das Bedienprogramm aus. Dazu wird meistens der Befehl RST benutzt. Es kann aber auch ein JMP- oder ein CALL-Befehl sein.

### 2.7. Starten des Prozessors U 808 D

Nach dem Einschalten der Spannungen (erst + 5 V, dann — 9 V) werden in den folgenden 8 Zuständen die Register gelöscht (Notizspeicher, STACK und PC). Während dieser 8 Zustände muß das Signal INT L-Pegel haben (16 Takte).

Anschließend geht der Prozessor in den Stoppzustand. Ein Verlassen des Stoppzustands ist nur durch INTERRUPT möglich. Dabei gibt es folgende Varianten:

### Variante 1

Der bei INTERRUPT während T<sub>3</sub> eingelesene Befehl ist ein NOP und kommt aus Zelle 0 des Speichers. Da der Befehlszähler nach Ausführung des Befehls noch auf 0 steht, wird dieser Befehl ein zweites Mal in den Prozessor geholt und abgearbeitet.

Befehlsfolge für Variante 1: O NOP

- O NOP
- 1 Befehl 1
- 2 Befehl 2

### Variante 2

Hier steht in der 1. Zelle des Speichers ein RST-Befehl (Code




Bild 2.12 Bildung eines Befehls RST Z (Code OZ5) zur Interruptsteuerung im U 808 D

OZ5)¹) zu einer Zelle, in der das Startprogramm beginnt. Hierbei kommt nur eine der Startadressen 8, 16, 32, 40, 48, 56 in Frage.

Befehlsfolge für Variante 2:	: 0	RST
	Startadresse	Befehl 1
	Startadresse + 1	Befehl 2

### Variante 3

Der für INTERRUPT benötigte Befehl (RST, JMP oder CALL) kommt nicht aus dem Speicher, sondern wird durch eine externe Logik realisiert.

Bild 2.12 zeigt eine Möglichkeit zur externen Bildung eines RST-Befehls.

 Der RST-Befehl ist ein Einbytebefehl. Die Oktalziffer Z steht innerhalb des Bytes (00 XXX 101). Die Startadresse ist 8Z.

 $\widetilde{z}$ 

Z ist eine Oktalziffer zwischen 0 und 7.




Bild 2.13 Anschlußspannungen und Anschlußsignale des Schaltkreises U 808 D

### 2.8. Beschreibung der Anschlüsse des Bausteins U~808~D

Bild 2.13 zeigt die Anschlußspannungen und Anschlußsignale des Schaltkreises U 808 D.

 $U_{\rm CC}$  und  $U_{\rm DD}$  sind anzulegende Betriebsspannungen mit folgenden Werten:

	Minimal	Maximal	Maximale Stromaufnahme
$\overline{U_{\mathbf{CC}}}$	4,75 V	5,25 V	$I_{\mathrm{CC}} < 60~\mathrm{mA}$
$U_{\mathbf{DD}}$	−9,45 V	−8,55 V	$I_{ m DD} < 60 \;  m mA$

$U_{\mathbf{DD}}$	−9,45 V	-8,55 V	$I_{ m DD} < 60 \;  m mA$	
Für die L	ogiksignal	e gelten folgende	Daten:	
		Minimal	Maximal	
Eingang:	$U_{\mathbf{eL}}$		$U_{\rm CC}$ $-$ 4,35 V	_
	$U_{\mathtt{eH}}$	$U_{\rm CC}$ — 1,5 V	$U_{\mathrm{CC}}+0$ ,3 V	
Ausgang:	$U_{\mathtt{aL}}$		$0.4 \mathrm{\ V\ bei}\ I_{\mathrm{aL}} = 0.4 \mathrm{\ m}$	ıA
	$U_{\mathtt{aH}}$	2,4 V		
		bei $I_{\mathrm{aH}} = -0.2$	mA	
$D_0$ bis $D_7$	Bidir	ektionaler Daten	bus (aktiv "High")	
	Ér w	ird verwendet fü	r die Ein- und Ausgabe vo	on
	Date	n- und Adreßwor	ten.	
LNT	Eing	abesignal (aktiv ,	,High")	
	INT	führt zu einer Pr	ogrammunterbrechung im	
	Proze	essor. Es wird an	Ende-jedes Befehls ange-	
	nomi	nen.		
READY	Eing	abesignal (aktiv ,	"High")	
	Ist F	READY = L, de	nn wird der Prozessor ve	r-
	anlaí	St, nach T <sub>2</sub> in de	n Wartezustand $\mathbf{T}_{\mathbf{W}}$ zu	

gehen. Solange READY = L ist, führt der Prozessor Wartezyklen aus.

SYNC Ausgabesignal (aktiv "High")

SYNC sagt aus, daß sich der Prozessor im 1.

 $\Phi_1$ -Takt eines Zustands befindet.

So. S1, S2 Statussignale, die angeben, in welchem Zustand

sich entsprechend Tabelle 2.1. der Prozessor

befindet.

 $\Phi_1, \Phi_2$  Steuertakte — TTL-kompatibel (Taktfolge nach

Bild 2.5).




Bild 2.14 Bildung der Speicheradresse im Baustein U 808 D

# 2.9. Anschluß externer Schaltkreise an den Prozessor U 808 D

### Bereitstellung der Adresse

Wie in Abschnitt 2.4. behandelt, sendet der Prozessor U 808 D zum Zeitpunkt  $T_1$  den niederwertigen Teil und zum Zeitpunkt  $T_2$  den höherwertigen Teil der Adresse über den Datenbus DB aus. Aus dem Taktdiagramm in Bild 2.14 ist ersichtlich, daß die Adreßwerte immer im 2. Teil eines Zustands, d. h. während  $\overline{\text{SYNC}}$  am Datenbus anliegen. Die Adreßteile müssen in einem Register zwischengespeichert werden. Bildet man ein Signal

 $\overline{\text{SYNCA}} = \overline{\text{SYNC}} \cdot \Phi_2$ 

so ist das Torungssignal für den niederwertigen Adreßteil  $\Lambda \mathrm{DR}_\mathrm{D}$ 

 $ADR_L = T_1 \cdot \overline{SYNCA},$ 

wobei  $T_1 = \bar{S}_0 S_1 \bar{S}_2$  ist, und das Torungssignal für den höherwertigen Adreßteil ADR $_H$ 

 $ADR_H = T_2 \cdot SYNCA$ ,

wobei  $T_2 = \bar{S}_0 \bar{S}_1 S_2$  ist.

Bild 2.14 zeigt die Ausgabe der Adresse in 2 Registerbausteine 8212. Die Adreßbits A<sub>14</sub> und A<sub>15</sub> dienen nicht als Adresse, sondern zur Unterscheidung zwischen den einzelnen Zyklusarten gemäß Abschnitt 2.4.

### Eingabe von Daten in den Prozessor

Aus dem Taktdiagramm in Bild 2.15 ist ersichtlich, daß die Eingabe über den Datenbus zum Zeitpunkt  $T_3$  während des Signals SYNC vor sich geht.

Dateneingabe: DBIN =  $T_3 \cdot SYNC$ .

Durch Bit 6 und Bit 7 des höherwertigen Adreßbytes wird zusätzlich festgelegt, woher das einzugebende Byte kommt. Bit 6 des höherwertigen Adreßbytes sei mit  $A_{14}$  und Bit 7 mit  $A_{15}$  bezeichnet (s. Bild 2.14).

Nach Abschnitt 2.4. gilt:

Ist  $A_{14} = 0$  und  $A_{15} = 0$ , so handelt es sich um eine Eingabe vom Speicher (PCI-Zyklus).

Ist  $A_{14} = 0$  und  $A_{15} = 1$ , dann handelt es sich auch um eine Eingabe vom Speicher (PCR-Zyklus).




Bild 2.15 Blockdiagramm zur Realisierung der Eingabe eines Bytes vom Speicher, vom Eingabegerät oder als Interruptbyte in den Prozessor U 808 D

Ist  $A_{14}=1$  und  $A_{15}=0$ , so handelt es sich um einen Eingabe-/Ausgabe-Zyklus (PCC-Zyklus). Bei der Eingabe muß zusätzlich  $A_{12}$  und  $A_{13}$  (Bit 4 und Bit 5 des höherwertigen Adreßbytes) 0 sein.

War zum Zeitpunkt  $T_1$  ein  $T_{11}$ -Zyklus (INTERRUPT-Zyklus), so wird während DBIN ein INTERRUPT-Wort eingegeben. Das

 $T_{11}$ -Signal muß dazu in einem Flip-Flop INTA gespeichert werden, das mit dem Ende von  $T_3$  oder mit  $T_1$  gelöscht werden kann:

$$\begin{array}{ccc} & & & T_{11} \ \rightarrow \overline{INTA} \\ \text{Ende } T_3 = T_3 \cdot \overline{SYNCA} & & \rightarrow \overline{INTA} \end{array}$$

Es gilt also für das Eingabetorungssignal TE:

Eingabe vom Speicher  $T_E = DBIN \cdot (PCI \vee PCR)$ 

 $PCI = \overline{A}_{14} \cdot \overline{A}_{15}$ 

 $PCR = \overline{A}_{14} \cdot A_{15}$ 

Eingabe vom Eingabetor  $T_E =$ 

 $\mathbf{T_E} = \mathrm{DBIN} \cdot \mathrm{PCC} \cdot \overline{\mathbf{A}}_{12} \cdot \overline{\mathbf{A}}_{13}$ 

 $P_{CC} = A_{14} \cdot A_{15}$ 

Eingabe INTERRUPT-Wort  $T_E = DBIN \cdot INTA$ 

Bild 2.15 zeigt ein Blockdiagramm zur Realisierung dieser 3 Eingabemöglichkeiten, wobei die Abkürzungen MER — MEMORY READ (Speicher lesen) und INP — INPUT verwendet wurden.

 $MER = PCI \lor PCR$ 

INP =  $PCC \cdot \overline{A}_{12} \cdot \overline{A}_{13}$ Für die Realisierung der Eingabetore dienen Registerschaltkreise 8212 (s. Teil 1, Abschnitt 3.4.).

Ausgabe von Daten

Eine Ausgabe von Daten über den Datenbus  $D_0$  bis  $D_7$  des Prozessors U 808 D erfolgt zum Zeitpunkt  $T_3$ , wenn SYNC L-Pegel hat. Im PCW-Zyklus werden die Daten zum Speicher ausgegeben, im PCC-Zyklus zu einem Ausgabegerät. Im PCC-Zyklus liegt Ausgabe vor, wenn Bit 4 oder Bit 5 des höherwertigen Adreßbytes ( $A_{12}$  oder  $A_{13}$ ) 1 ist.

Torungssignal für Ausgabe zum Speicher:


$$T_3 \cdot \overline{SYNCA} \cdot PCW$$
 $\overline{SYNCA} = \overline{SYNC} \cdot \Phi_2$ 
 $PCW = A_{14} \cdot A_{15}$ 

Torungssignal für die Ausgabe zum Ausgabetor:

$$T_3 \cdot \overline{SYNCA} \cdot PCC (A_{12} \lor A_{13}) PCC = A_{14} \cdot \overline{A}_{15}$$

Bild 2.16 zeigt das Block- und Taktdiagramm für die Ausgabe zum Speicher und zum Ausgabetor. Für die Realisierung der Tore lassen sich wieder Registerbausteine 8212 verwenden.

Da die Ausgabesignale des Prozessors U 808 D nur mit einer Lasteinheit belastbar sind, müssen in den Datenbus Bustreiber geschaltet werden. Dazu eignen sich Bausteine vom Typ 8216 oder andere Bustreiberschaltkreise (s. Teil 1, Abschnitt 3.7.).






Bild 2.16 Blockdiagramm zur Realisierung der Ausgabe eines Bytes vom Prozessor U 808 D zum Speicher und zum Ausgabegerät

### 3. Der Mikroprozessorbaystein U 880 D


Der Baustein U 880 ist gegenüber dem Baustein U 808 D weiter vervollkommnet. Die wesentlichen Verbesserungen sind folgende:

- Es ist nur eine Betriebsspannung  $V_{cc} = 5$  V notwendig und ebenfalls nur ein Steuertakt  $\Phi$  erforderlich.
- Die Steuersignale zur Auswahl und Ansteuerung der externen Bausteine werden im Prozessor schon so weit aufbereitet, daß sie direkt mit den Eingängen und Ausgängen der externen Bausteine verbunden werden können.
- Die Befehlsliste ist wesentlich erweitert; während der Baustein U 808 D 48 Basisbefehle verarbeitet, sind es beim U 880 158 Befehle. Neu sind dabei Befehle für Doppelwortoperationen, für BCD-Arithmetik, für einen zweiten Registersatz, Blocktransferbefehle und Blocksuchbefehle in Verbindung mit dem Speicher und den Ein- und Ausgabebausteinen, Bitoperationen, Indexoperationen sowie wesentlich erweiterte Verschiebebefehle.
- Die Behandlung von externen INTERRUPT ist durch einen maskierten INTERRUPT sowie durch die Möglichkeit des Aufbaus einer Adreßliste für unterschiedliche INTERRUPT-Routinen erweitert worden.

# 3.1. Registerstruktur des Mikroprozessorbausteins U 880

Aus Bild 3.1 ist die Registerstruktur des Bausteins U 880 zu ersehen. Der Mikroprozessor enthält einen internen 8-Bit-Bus, von dem aus alle Register zu erreichen sind. Von diesem Bus aus worden Daten über den externen Datenbus  $D_0$  bis  $D_7$  ein- und ausgegeben. Er läßt sich in beiden Richtungen betreiben. Der externe bidirektionale Datenbus ist über Bustreiber mit dem internen 8-Bit-Bus verbunden. An den internen 8-Bit-Bus sind angeschlossen:

2 Registersätze zur Zwischenspeicherung der Zahlen im Prozessor, die aus je 8-Bit-Registern bestehen Der 1. Registersatz



beinhaltet die Register A, F²), B, C, D, E, H, L, der 2. Registersatz die Register A', F'²), B', C', E', H', L'. Durch einen einfachen Austauschbefehl können die Inhalte der Registersätze komplett vertauscht werden. Dadurch ist es möglich, einen bestimmten Programmabschnitt einem der Registersätze zuzuordnen. Wechselt das Programm, dann können die dazugehörigen Registersätze umgetauscht werden.

### 2) F. F' sind Flagregister

- Zweckregister I, R, IX, IY, SP, PC.

Das Register I (8-Bit-INTERRUPT-Adreßregister) enthält den höherwertigen Teil einer Adresse, deren niederwertiger Teil bei einem INTERRUPT von dem entsprechenden Gerät gebildet wird. Die Adresse weist auf eine Speicherzelle, in der die Startadresse des INTERRUPT-Bedienprogramms steht.

Das Register R (Speicherauffrischregister) enthält eine 7-Bit-Adresse, die in Verbindung mit dem Auffrischsignal RFSH auf den niederwertigen 7 Bit des Adreßbus ausgesendet wird. Diese Adresse wird während der Operationscodeentschlüsselung ausgesendet. Sie dient zum Auffrischen von dynamischen Speichern. Während jedes Operationscodeholzyklus erhöht sich der Inhalt des Registers R um 1.

Die beiden Register IX und IY (Indexregister) können eine 16-Bit-Basisadresse enthalten. Während der Adressenrechnung wird aus dieser Basisadresse durch Addition einer Adreßzahl die eigentliche Operandenadresse ermittelt.

Das Register SP (Stackpointer) enthält eine 16-Bit-Adresse, die die Speicherzelle an der Spitze eines Kellerspeichers adressiert. Der Kellerspeicher ist als "last in — first out-Speicher" organisiert (das zuletzt eingeschriebene Wort wird zuerst gelesen).

Das Register PC (Program-Counter oder Befehlszähler) enthält eine 16-Bit-Adresse, die angibt, aus welcher Speicherzelle der laufende Befehl geholt wird.

- In dem Befehlsregister BR wird der Operationscode des laufenden Befehls gespeichert. Hier kommt es zur Decodierung des Befehls und zur Bildung der Steuersignale für dessen Abarbeitung. Die Steuersignale bestehen aus den Befehls- und den Zeitsignalen. Die Befehlssignale werden durch die Befehlsentschlüsselung und die dazugehörigen Zeitsignale durch die Zeitsteuerung gebildet. Die Zeitsteuerung besteht aus dem Zyklengenerator, der durch den externen Takt 

  und die Befehlssignale gesteuert wird. Im Zyklengenerator werden auch die Signale zur Steuerung der externen Bausteine gebildet sowie die von den externen Bausteinen kommenden Signale abgetastet.
- Das Flagregister enthält 6 Flip-Flop, die in Abhängigkeit von den einzelnen Befehlen und vom Ergebnis der Befehle gesetzt oder rückgesetzt werden. Die einzelnen Flags haben folgende Bedeutung:

C: Carry-Flag

C ist gleich 1, wenn bei der Addition ein Übertrag in die 8. Stelle auftritt, oder wenn bei der Subtraktion ein Borgen von der 8. Stelle notwendig wird.

N: Subtraktions-Flag

N ist gleich 1, wenn die ausgeführte Operation eine Subtraktion war.

P/V; Parity-Überlauf-Flag (Überlauf = Overlow)

P/V ist gleich 1, bei logischen Operationen, wenn die Anzahl der Einsen im Ergebnis geradzahlig ist, bei Rechenoperationen, wenn ein Überlauf auftritt (Ergebnis größer als die größte darstellbare Zahl).3)

H: Half-Carry-Flag

H ist gleich 1, wenn es bei der Addition zu einem Übertrag in die 4. Stelle kommt oder wenn bei der Subtraktion ein Borgen von der 4. Stelle notwendig wird.

Z: Zero-Flag

Z ist gleich 1, wenn das Ergebnis 0 ist.

S: Sign-Flag

S ist gleich 1, wenn im Ergebnis das Vorzeichen 1 (negativ) ist.

## Beispiele

kein Übertrag in 4. Stelle ergibt  $0 \rightarrow H$ 

3) Der Prozessor U 880 arbeitet mit einem 8-Bit-Zahlwort im Zweier-komplement. Der Stellenwert  $2^7$  entspricht dem Vorzeichen. Die größte positive Zahl ist  $2^7-1$ , die negative Zahl mit dem größten Betrag  $-2^7$ . Der vom Prozessor erfaßte Zahlenbere ich umfaßt  $-2^7 \le Z \le 2^7-1$ .

#### 3.2. Befehlsaufbau des Bausteins U 880

#### 3.2.1. Refehlsstruktur

Ein Befehl besteht aus Operationsteil und Adreßteil (s. Bild 2.3). Zur Darstellung eines Befehls werden 1 bis 4 Byte benötigt. Davon kann der Operationscode 1 bis 3 Byte 4) und der Adreßteil ebenfalls 1 bis 2 Byte lang sein. Bei den meisten Befehlen ist der Operationscode 1 Byte lang. Bei 2 Byte langen Operationscodes gibt das 1. Byte die Befehlsgruppe an. Durch das 2. Byte und 3. Byte werden spezielle Befehle innerhalb der Gruppe gekennzeichnet. Bild 3.2 zeigt die im Prozessor U 880 möglichen Befehlsstrukturen.

 Bei einigen Befehlen mit Indexrechnung ist der Operations code 3 Byte und der Adreßteil 1 Byte lang.




Bild 3.2 Befehlsstrukturen im Prozessor U 880

#### 3.2.2. Adreßbildung

#### Direktoperand

Der zum Befehl gehörende Operand steht im Anschluß an den Operationscode:

Zelle 1 Operationscode,

Zelle 2 NWT-Operand (niederwertiger Teil des Operanden),

Zelle 3 HWT-Operand (höherwertiger Teil des Operanden).

#### Adressierter Operand

Im Befehl steht die Adresse der Speicherzelle, in der der Operand steht:

Zelle 1 Operationscode,

Zelle 2 NWT-ADR (niederwertiger Teil der Adresse),

Zelle 3 HWT-ADR (höherwertiger Teil der Adresse).

#### Relative Adressierung

Im Befehl steht eine positive oder negative Zahl N.

Der Operand steht um N Zellen nach oder vor dem Befehl.

Zelle 1 Operationscode,

Zelle 2 N (positive oder negative Zahl im Zweierkomplement),

Zelle 3 nächster Befehl;

ADR als Operanden = 3 + N.

# Indirekte Adressierung

Die Adresse ADR des Operanden steht in einem speziellen Register:

 $ADR = \langle Register \rangle$ 

Als Register treten die Registerpaare BC, DE, HL sowie die Register SP, IX und IY auf.

# Indexierung

Die Adresse ADR des Operanden ergibt sich aus der im Befehl angegebenen Zahl if plus dem Inhalt eines Indexregisters.

Zelle 1 Operationscode

Zelle 2 N (positive oder negative Zahl im Zweierkomplement)

 $ADR = N + \langle Indexregister \rangle$ 

# Registeroperand

Der Operand steht in einem im Befehl angegebenen Register.




Bild 3.3 Aufbau eines Befehlszyklus im U 880

## 3.3. Zeitverhalten

Ein Befehl wird in mehreren Maschinenzyklen abgearbeitet. Es gibt Maschinenzyklen für folgende Funktionen:

- Operationscode holen,
- Speicher lesen oder schreiben.
- Ein- und Ausgabe,
- INTERRUPT.
- DMA-Funktion.
- Ausführung einer HALT-Operation.

Ein Maschinenzyklus unterteilt sich in 3 bis 6 Zustände (T-Zyklen). Ein T-Zyklus entspricht einer Periode des Grundtaktes  $\Phi$ .




Bild 3.4 Operationscodeholzyklus im U 880

Bild 3.3 zeigt ein Beispiel für den Aufbau eines Befehlszyklus (Gesamtzeitraum zur Abarbeitung eines Befehls).

# Operationscode-Holzyklus (Bild 3.4)

Am Anfang des Zyklus enthält der Befehlszähler die Adresse des Operationscodes. Mit der Rückflanke von T<sub>1</sub> wird das Signal MREQ aktiv, gleichzeitig das Signal RD. MREQ bedeutet eine Anforderung zum Speicher; RD sagt aus, daß eine Lese-Operation ablaufen soll. Das Einlesen der Daten geschieht mit der Vorderflanke von  $\Phi$  während T<sub>3</sub>. In den Zyklen T<sub>3</sub> und T<sub>4</sub> wird eine Auffrischadresse für dynamische Speicher an den Adreßbus gelegt. Die Auffrischadresse liegt an den Bitstellen A<sub>0</sub> bis A<sub>6</sub>, während die übrigen Bit 0 sind. Zu dem Zeitpunkt, in dem Auffrischadresse am Adreßbus liegt, ist das Signal RFSH aktiv. Ist zum Zeitpunkt der Rückflanke von  $\Phi$  im Zustand von T<sub>2</sub> das WAIT-Signal aktiv, so wird nach T<sub>2</sub> ein Wartezustand eingeschoben. Dieses Einschieben von Wartezuständen wiederholt sich so lange, bis das WAIT-Signal inaktiv wird.

#### Speicher-Lese- oder -Schreib-Zyklus (Bild 3.5)

Mit Beginn des Speicher-Lesezyklus (angesteuert durch die Vorderflanke von  $\Phi$  im Zustand von  $T_1$ ) wird die Speicheradresse auf den Adreßbus gelegt. Mit der Rückflanke von  $\Phi$  (Zustand  $T_1$ ) aktivieren sich die Signale  $\overline{\text{MREQ}}$  und  $\overline{\text{RD}}$ . Das Signal  $\overline{\text{MREQ}}$  kann zur Ansteuerung des betreffenden Speichers genommen werden, während  $\overline{\text{RD}}$  den Speicher auf Lesen umschaltet. Zum





Bild 3.5 Speicher-, Lese- oder Schreibzyklus im U 880

Zeitpunkt der Rückflanke von  $\Phi$  in  $T_2$  tastet der Prozessor das WAIT-Signal ab und fügt nach  $T_2$  bei aktivem WAIT-Signal einen Wartezyklus  $T_{wait}$  ein. Während  $T_{wait}$  bleiben die Adresse am Adreßbus und die Daten am Datenbus erhalten. Bei der nächsten Rückflanke von  $\Phi$  wird die Abfrage von WAIT wiederholt und eventuell ein weiterer Wartezustand eingeschoben. Ist das WAIT-Signal nicht mehr aktiv, dann folgt der Zustand  $T_3$ . Während des Taktes  $\Phi$  im Zustand  $T_3$  werden die Daten vom Latenbus in den Prozessor übernommen, mit der Rückflanke von  $\Phi$  in  $T_3$  werden die Signale  $\overline{MREQ}$  und  $\overline{RD}$  wieder abgeschaltet.

Beim Speicher-Schreib-Zyklus wird die Adresse genau wie zum Speicher-Lese-Zyklus mit der Vorderflanke von  $\Phi$  in  $T_1$  auf den Adreßbus gelegt. Mit der Rückflanke von  $\Phi$  in  $T_1$  werden die Daten an den Datenbus gelegt. Mit der Rückflanke von  $\Phi$  in  $T_2$  wird das Signal  $\overline{WR}$  aktiv und gleichzeitig das  $\overline{WAIT}$ -Signal abgefragt.  $\overline{WR}$  kann zum Umschalten des Speichers auf Schreiben benutzt werden. Während das Übernehmen der Daten in den Speicher mit  $\Phi$  in  $T_3$  erfolgen kann, wird mit der Rückflanke von  $\Phi$  in  $T_3$   $\overline{MREQ}$  und  $\overline{RD}$  wieder abgeschaltet.

Ein- und Ausgabe-Zyklus (Bild 3.6)

Beim Ein- und Ausgabe-Zyklus wird nach T<sub>2</sub> automatisch ein Wartezyklus eingefügt, um dem Ein- und Ausgabebaustein zu



bei 1/0-Operationen wird automatisch ein Wartezyklus eingeschoben

Bild 3.6 Ein- und Ausgabezyklus im U 880

ermöglichen, eine Adreßentschlüsselung durchzuführen und im Notfall das  $\overline{WAIT}$ -Signal zu setzen. Der Ablauf des Zyklus ähnelt dem des Speicher-Lese- oder -Schreib-Zyklus. Zum Zeitpunkt der Vorderflanke von  $\Phi$  in  $T_2$  wird das Signal  $\overline{IORQ}$  aktiv. Gleichzeitig aktiviert sich entweder  $\overline{RD}$  oder  $\overline{WR}$ , je nachdem, ob es sich um eine Eingabe oder um eine Ausgabe handelt. Bei der Ausgabe erscheinen die Daten auf dem Datenbus bereits während  $T_1$ , so daß zum Zeitpunkt  $\Phi$  in  $T_3$  die Daten abgenommen werden können.

#### INTERRUPT-Zyklus

Bild 3.7 zeigt das Zeitdiagramm für den maskierten INTERRUPTZyklus. Das Signal INT wird im letzten Zustand eines Befehls abgetastet. Ist es aktiv, dann beginnt mit  $T_1$  ein INTERRUPTZyklus. Mit der Vorderflanke von  $\Phi$  in  $T_1$  gelangt die Adresse aus dem Befehlszähler an den Adreßbus. Gleichzeitig wird  $M_1$  eingeschaltet. In jedem INTERRUPTZyklus werden automatisch 2 WAIT-Zustände eingeschoben, damit die INTERRUPT-Logik genügend Zeit zur Entschlüsselung der Adresse und zur Bereitstellung des INTERRUPT-Vektors hat. Mit der Rückflanke von  $\Phi$  im ersten Wartezustand wird zusätzlich das Signal  $\overline{IORQ}$  aktiv. Das gleichzeitige Vorhandensein von  $\overline{IORQ}$  und  $\overline{M_1}$  besagt, daß der INTERRUPT angenommen worden ist. Nach der Rückflanke von  $\Phi$  des letzten Wartezustands wird vom Prozessor der Datenbus abgetastet und als INTERRUPT-Vektor übernommen.




Bild 3.7 Zyklus für den maskierten INTERRUPT

Während  $T_3$  und  $T_4$  kommt es wie beim Zyklus  $M_1$  zur Ausgabe einer Auffrischadresse mit den dazugehörigen Signalen  $\overline{MREQ}$  und  $\overline{RESH}$ .

In Abhängigkeit vom INTERRUPT-MODE (0, 1, 2) wird der INTERRUPT-Vektor unterschiedlich interpretiert.

#### Maskierter INTERRUPT

- MODE 0 Der INTERRUPT-Vektor wird als Befehlscode interpretiert.
- MODE 1 Der INTERRUPT-Vektor bleibt unberücksichtigt. Es wird der Befehl CALL 38H gebildet und ausgeführt.
- MODE 2 Der INTERRUPT-Vektor wird in Verbindung, mit dem I-Register als Adresse interpretiert, die angibt, in welcher Zelle sich die Ansprungsadresse des Bedienungsprogramms befindet. Es wird der Befehl CALL (I-Register, INTERRUPT-Vektor) ausgeführt.

#### Nichtmaskierter INTERRUPT

Es wird der Befehl CALL 66H gebildet und ausgeführt (Taktdiagramm Bild 3.8).

# Haltezyklus (Bild 3.9)

Nach der Entschlüsselung eines HALT-Befehls führt der Prozessor Leerbefehle (NOP) aus, und zwar so lange, bis ein INTER. RUPT erscheint (entweder ein nichtmaskierter oder ein maskierter INTERRUPT, wenn dieser erlaubt ist). Die INTERRUPT




Bild 3.8 Taktdiagramm für den nichtmoskierten INTERRUPT beim U~880




Bild 3.9 Haltezyklus im U 880

Eingänge werden mit der Vorderflanke von  $\Phi$  in  $T_4$  abgetastet. Ist zu diesem Zeitpunkt ein INTERRUPT-Eingang aktiv, dann setzt sich mit dem nächsten Takt die Befehlsabarbeitung fort. Es wird ein Sprung an die Stelle ausgeführt, die der entsprechenden INTERRUPT-Behandlung entspricht.

# DMA-Zyklus (Bild 3.10)

Mit der Vorderflanke von  $\Phi$  jedes letzten Taktes eines Maschinenzyklus wird das Signal  $\overline{BUSRQ}$  abgetastet. Ist es zu diesem Zeitpunkt aktiv, so werden mit Beginn des nächsten  $T_1$  der Adreßbus, der Datenbus und die Steuersignale  $\overline{MREQ}$ ,  $\overline{RD}$ ,  $\overline{WR}$ ,  $\overline{IORQ}$  und  $\overline{RFSH}$  in den hochohmigen Zustand gesetzt. Gleichzeitig aktiviert sich das Signal  $\overline{BUSAK}$ , als Zeichen dafür, daß der hochohmige Zustand erreicht ist. Nun wird in jedem Zustand mit der Vorderflanke von  $\Phi$  das Signal  $\overline{BUSRQ}$  abgetastet. Ist es nicht




Bild 3.10 DMA-Zyklus im U 880

mehr aktiv, so wird im nächsten Takt der hochohmige Zustand beendet, und es beginnt ein neuer Maschinenzyklus. Während BUSAK aktiv ist, kann kein INTERRUPT auftreten. Der REFRESH ist unterbrochen.

# 3.4. Befehlsabarbeitung

Während der Abarbeitung eines Befehls werden folgende Arbeitsgänge durchlaufen:

- Befehl holen,
- Befehl entschlüsseln,
- Operand holen,
- Befehl ausführen.

Die einzelnen Arbeitsgänge werden in Maschinenzyklen ausgeführt. Die Art des Maschinenzyklus wird durch die Befehlssignale, die aus der Befehlsentschlüsselung hervorgehen oder von außen als Signale des Steuerbus an den Prozessor gelangen, gebildet. In jedem Maschinenzyklus entstehen durch Hinzufügen von Zeitsignalen zu den Befehlssignalen interne Steuersignale, die die Abarbeitung in Form von Registertransporten steuern.

Abarbeitung in Form von Registertransporten steuern.

STS = BSI ZSI

Steuersignal Befehlssignal Zeitsignal
Gleichzeitig werden zur Steuerung des Datentransfers mit den angeschlossenen Bausteinen äußere Steuersignale gebildet (RD, WR, IORQ, MREQ, M1, HALT, BUSAK). Die Abarbeitung eines Befehls setzt sich aus mehreren Maschinenzyklen zusammen. Die Folge dieser Maschinenzyklen ist eine Kombination der in Abschnitt 6.3. genannten Arten von Maschinenzyklen.

# 3.5. Befehlsliste des Prozessors U 880

# 3.5.1. Verwendete Abkürzungen bei der Befehlsbeschreibung

- r 8-Bit-Register des Registersatzes, A, B, C, D, E, H, L;
- s 8-Bit-Quellregister oder ein Speicherplatz oder eine 8-Bit-Zahl n
- d 8-Bit-Bestimmungsregister oder Speicherplatz

BI1 7	BH 6	BI1 5	BIT4	BIT 3	BIT 2	BIT 1	BITO

#### Bild 3.11 Bit-Numerierung innerhalb eines Bytes

n - 8-Bit-Zahl

nn - 16-Bit-Zahl

dd - 16-Bit-Bestimmungsregister

ss - 16-Bit-Quellregister

s<sub>b</sub> - Bit in einem speziellen 8-Bit-Register, b ist die Bit-Nr. (Bild 3.12);

Index L - der niederwertige Teil eines 16-Bit-Registers;

Index H - der höherwertige Teil eines 16-Bit-Registers.

- Steht ein Registername allein, z. B. A, so heißt das:

Inhalt von Register A.

- Steht (HL); so bedeutet das:

Inhalt der Speicherzelle, deren Adresse in HL steht.

- Steht (nn), so heißt das:

Inhalt der Speicherzelle, deren Adresse nn ist.

Bedeutung der Symbole für die Flagstellung (Bedeutung des Merkbits):

- Das Flag wird in Abhängigkeit vom Ergebnis der Operation beeinflußt.
  - Das Flag bleibt unbeeinflußt.
- 0 Das Flag wird durch die Operation rückgesetzt.
- 1 Das Flag wird durch die Operation gesetzt.
- v Das Flag wird in Abhängigkeit vom Überlauf des Ergebnisses beeinflußt.
- P Das Flag wird in Abhängigkeit von der Parität des Ergebnisses beeinflußt.
- X Das Flag ist beliebig.

# 3.5.2. Beschreibung der Beiehle des Prozessors U 880

# 3.5.2.1. Transportbefehle

Einzelworttransfer

LD r, s s  $\rightarrow$  r

C S Z P/V H N

Der Inhalt des Registers s oder eine Zahl n wird in ein Register r gebracht.

r kann sein: Register A, B, C, D, E, H, L.

s kann sein: - Direktoperand n (8-Bit-Zahl);

- (HL), d. h. eine Speicherzelle, deren Adresse in HL steht;
- (IX + d), (IY + d), d. h. eine Speicherzelle, deren Adresse durch Indexrechnung ermittelt wird:
- Register A, B, C, D, E, H, L.

#### Beispiel

LD C,  $\langle IX + 19H \rangle$ 

Der Inhalt von IX sei 25AFH. Durch den obigen Befehl wird der Inhalt der Zelle 25AFH  $\div$  19H = 25C8H nach Register C gebracht.

LD d, s  $s \rightarrow d$ 

CSZP/VH N

Der Inhalt des Registers s oder eine Zahl n wird nach Zelle d gebracht.

- s kann sein: Register A, B, C, D, E, H, L oder eine Zahl n; d kann sein: - (HL), d. h. eine Speicherzelle, deren Adresse in HL steht:
  - (IX + d), (IY + d), d. h. eine Speicherzelle, deren Adresse durch Indexrechnung ermittelt wird;
  - Register A, B, C, D, E, H, L.

# Beispiel

LD (HL), 28H

Der Inhalt von HL sei 25A5H. Durch obigen Besehl wird die Zahl 28H nach Zelle 25A5H gebracht.

LD A,  $s \rightarrow A$  C S Z P/V HN

. \$ \$ IFF O O beis = I,R

. . . . O beis nicht I,R

Der Inhalt einer Zelle s wird nach Register A gebracht. s kann sein: - (BC), (DE), d.h. eine Speicherzelle, deren Adresse in BC oder DE steht:

- (nn), d.h. eine Speicherzelle, deren Adresse nn ist;
- Register I oder R.

Beispiel

LD A,  $\langle DE \rangle$ 

Der Inhalt von DE sei 8A25H. Durch obigen Befehl wird der Inhalt von Zelle 8A25H nach Register A gebracht.

LD d, A  $A \rightarrow d$ 

C S Z P/V HN

Der Inhalt des Registers A wird nach Zelle d gebracht.

d kann sein: - (BC), (DE), d.h. eine Speicherzelle, deren Adresse

- in BC oder DE steht;
- (nn), d.h. eine Speicherzelle, deren Adresse nn ist;
  Register I oder R.

Beispiel

LD (25 H), A

Der Inhalt des Registers A wird nach Zelle 25 H gebracht.

Doppel worttransfer

LD dd, nn  $nn \rightarrow dd$ 

CSZP/VHN

Der Direktoperand nn wird in das Doppelregister dd gebracht. dd kann sein: BC, DE, HL, SP, IX, IY.

Be is piel

LD HL, 28DEH

Die Zahl 28DEH wird nach Register HL gebracht.

LD dd,  $\langle nn \rangle$   $\langle nn \rangle \rightarrow dd$ 

CSZP/VH N

Der Inhalt von Zelle nn und nn + 1 wird in das Doppelregister dd gebracht.

dd kann sein: BC, DE, HL, SP, IX, 1Y.

Be is piel

LD IX, (8AH)

Der Inhalt von Zolle 8AH und 8 BH wird in das Indexregister IX gebracht.

 $LD \langle nn \rangle$ , ss ss  $\rightarrow \langle nn \rangle$ 

CSZP/VH N

Der Inhalt des Doppelregisters ss wird in die Speicherzelle nn und nn + 1 gebracht.

ss kann sein: BC, DE, HL, SP, IX, 1Y.

Beispiel

LD (20H), SP

Der Inhalt des SP wird nach Zelle 20H gebracht.

Der Inhalt des Doppelregisters ss wird in den Stackpointer SP gebracht.

ss kann sein: HL, IX, IY.


Beispiel

LD SP, IX

Der Inhalt des Indexregisters IX wird in den Stackpointer SP gebracht.

PUSH ss 
$$ss_H, ss_L \rightarrow \langle SP-1 \rangle, \langle SP-2 \rangle$$
 C S Z P/V H N  
SP-2  $\rightarrow SP$  . . . . . .

Der Inhalt des Doppelregisters ss wird in den Kellerspeicher gebracht. Der höherwertige Teil ss<sub>H</sub> kommt in die Zelle SP-1. Der niederwertige Teil in die Zelle SP-2. Nach Ausführung des Befehls ist der Inhalt des Stackpointers SP um 2 erniedrigt.



ss kann sein: BC, DE, HL, AF, IX, IY.

Beispiel


PUSH HL

Der Inhalt von SP ist 201H

Det Innai	VOIL BI 180 Z	OIII				
	Kellerspeicher vor PUSH H		Kellerspeicher nach PUSH HL			
1FD		1FD				
1FE		1FE				
1FF		SP-►1FF	inhalt von L			
200	•	200	Inhalt von H			
SP-> 201		201				

POP ss 
$$\langle SP+1 \rangle$$
,  $\langle SP \rangle \rightarrow dd_{H}$ ,  $dd_{L}$  C S Z P/V H N  
 $SP+2 \rightarrow SP$  . . . . . .


Aus dem Kellerspeicher, werden 2 Byte in das Doppelregister dd gebracht. Das Byte aus Zelle SP kommt in den niederwertigen Teil von dd, das Byte aus Zelle SP+1 in den höherwertigen Teil von dd. Nach Ausführung des Befehls ist der Inhalt des Stackpointers SP um 2 erhöht.



ss kann sein: BC, DE, HL, AF, IX, IY.

Beispiel

POP HL



Doppelworttransfer-Umtauschbefehle EX DE. HL DE ↔ HL

C S Z P/V H N

Der Inhalt des Registerpaares DE wird mit dem Inhalt des Registerpaares HL vertauscht.

EX, AF, AF' AF  $\leftrightarrow$  A'F' C S Z

CSZP/VH N

Die Inhalte der Register A und F werden mit den Inhalten der Register A' und F' vertauscht, und zwar A mit A' und F mit F'.

Es werden die Inhalte der Register B mit B', C mit C', D mit D', E mit E', H mit H' und L mit L' vertauscht.

EX 
$$\langle SP \rangle$$
, ss ss<sub>H</sub>, ss<sub>L</sub>  $\leftrightarrow \langle SP+1 \rangle$ ,  $\langle SP \rangle$  C S Z P/V H N

Der Inhalt des Doppelregisters ss wird mit dem Inhalt von 2 Zellen des Kellerspeichers vertauscht. Es wird dabei der niederwertige Teil  $\mathrm{ss_L}$  des Doppelregisters mit dem Inhalt der Zelle, deren Adresse in SP steht, und der höherwertige Teil  $\mathrm{ss_H}$  mit der nächsten Zelle (Adresse SP+1) vertauscht. Am Ende steht in SP der gleiche Wert wie vorher.

ss kann sein: HL, IX, IY.


Blocktransfer

LDIR

Es wird der Inhalt eines Speicherbereiches, dessen Anfangsadresse in HL und dessen Blocklänge (Anzahl der Zellen des Speicherbereiches) in BC steht, in einem Speicherbereich mit der Anfangsadresse, die in DE steht, gespeichert.

# Beispiel

Der Inhalt von HL sei 200, der von DE 600 und der von BC 8. Durch LDIR wird der Inhalt der Zellen 200 bis 207 in den Zellen 600 bis 607 gespeichert.



LDI: 
$$\langle HL \rangle \rightarrow \langle DE \rangle$$
 C S Z P/V H N  
 $HL + 1 \rightarrow HL$  DE  $+ 1 \rightarrow DE$  . . . \$ 0 0  
 $BC - 1 \rightarrow BC$ 

Dieser Befehl dient zur Umspeicherung eines Speicherbereiches, dessen Anfangsadresse in HL und dessen Blocklänge in BC steht, in einen Speicherbereich, dessen Anfangsadresse in DE steht. Durch eine einmalige Abarbeitung des Befehls wird der Inhalt der Zelle, deren Adresse in HL steht, in die Speicherzelle gebracht, deren Adresse in DE steht. Anschließend werden die Adressen in HL und DE um 1 erhöht und der Inhalt von BC um 1 erniedrigt. Ist BC – 1 = 0, so wird das Flag P/V = 0, sonst wird P/V = 1 gesetzt. Durch mehrmaliges Anwenden dieses Befehls läßt sich der Inhalt eines Speicherbereiches in einen anderen Speicherbereich umspeichern. Dabei kann entweder bei BC = 0 oder bei einer anderen Bedingung abgebrochen werden.

# Beispiel

Der Inhalt von HL sei 300, der von DE 500 und der von BC sei 12.

Bei der 1. Befehlsabarbeitung von LDI kommt der Inhalt von Zelle 300 nach Zelle 500. Bei der 2. Abarbeitung von LDI wird der Inhalt von Zelle 301 nach Zelle 501 gebracht usw. Nach 12 Durchläufen (Inhalt von BC) ist der Inhalt von BC = 0, was als Endbedingung genommen werden kann.

Es wird der Inhalt eines Speicherbereiches, dessen Endadresse in HL und dessen Blocklänge in BC steht, in einen Speicherbereich, dessen Endadresse in DE steht, gebracht.

# Beispiel

Der Inhalt von HL sei 200H, der von DE 600H und der von BC 8H. Durch LDDR gelangt der Inhalt der Zellen 1F9-200H in die Zellen 5F9-600H.

Dieser Befehl dient zur Umspeicherung eines Speicherbereiches, dessen Endadresse in HL und dessen Blocklänge in BC steht, in einen Speicherbereich, dessen Endadresse in DE steht.

Durch eine einmalige Abarbeitung des Befehls wird der Inhalt der Zelle, deren Adresse in HL steht, in die Speicherzelle gebracht, deren Adresse in DE steht. Anschließend werden die Adressen in HL und DE um 1 erniedrigt und der Inhalt von BC um 1 erniedrigt. Ist BC – 1=0, so wird das Flag P/V = 0, sonst wird P/V = 1 gesetzt. Durch mehrmaliges Anwenden dieses Befehls läßt sich der Inhalt eines Speicherbereiches in einen anderen Speicherbereich umspeichern. Dabei kann entweder bei BC = 0 oder bei einer anderen Bedingung abgebrochen werden.

# 3.5.2.2. Rechen- und logische Operationen mit einem Operand

Akkumulator- und C-Bit-Befehle

Der Inhalt des Registers A wird bitweise negiert,

# Beispiel

Der Inhalt von Register A sei 11001110.

Nach Ausführung des Befehls CPL ist der Inhalt des Registers A 00110001.

NEG 
$$\overline{A} + 1 \rightarrow A \text{ oder O} - A \rightarrow A$$
 C S Z P/V H N  $\updownarrow \updownarrow \updownarrow \updownarrow V \updownarrow 1$ 

Vom Inhalt des Registers A wird das Zweierkomplement gebildet.

## Beispiel

Der Inhalt von Register A sei 11001110.

Nach Ausführung des Befehls NEG ist der Inhalt des Registers A 00110010.

$$\begin{array}{ccc} CCF & \overline{C} \rightarrow C & C & S & Z & P/V & H & N \\ & \updownarrow & . & . & \updownarrow & O \end{array}$$

Der Inhalt des C-Bits wird negiert.

Im H-Bit wird der vorherige Wert des C-Bit gespeichert.

Der Inhalt des C-Bits wird 1 gesetzt.

Der Befehl DAA dient im Zusammenhang mit der Addition und der Subtraktion von Dualzahlen zur Berechnung von Summen oder Differenzen zweier im BCD-Code dargestellten Zahlen.

# Beispiel

Im Register A stehe die Zahl 28 im BCD-Code, d. h., der Inhalt von A ist 00101000. Im Register B stehe die Zahl 17 im BCD-Code, d. h., B = 00010111. Nach der dualen Addition der Inhalte von Register A und B steht im Register A 00111111.

Das ist jedoch nicht die BCD-Code-Darstellung von 28 + 17 = 45. Der Befehl DAA verändert A = 001111111 in den Wert A = 01000101 (= 45 in BCD-Darstellung).

Einzelwortbefehle

INC d 
$$d + 1 \rightarrow d$$

Der Inhalt der Zelle oder des Registers d wird um 1 erhöht. d kann sein: - Register A, B, C, D, E, H, L;

- $\langle H\bar{L} \rangle$ , d. h. eine Speicherzelle, deren Adresse in HL steht;
- (İX + d), (İY + d), d. h. Inhalt einer Speicherzelle, deren Adresse durch Indexrechnung ermittelt wird.

## Beispiel

Der Inhalt vom Indexregister IY sei 1A5H.

Durch den Befehl INC  $\langle 1Y + 17H \rangle$  wird der Inhalt von Zelle 1A5H + 17H = 1BCH um 1 erhöht.

$$DEC d d - 1 \rightarrow d$$

$$C S Z P/V H N$$
 $\downarrow \uparrow V \uparrow 1$ 

Der Inhalt der Zelle oder des Registers d wird um 1 erniedrigt, d kann sein: - Register A, B, C, D, E, H, L;


- (HL), d. h. eine Speicherzelle, deren Adresse in HL steht;
- (IX + d), (IY + d), d. h. eine Speicherzelle, deren Adresse durch Indexrechnung ermittelt wird.

# Be is piel

Der Inhalt des Doppelregisters HL sei 800.


Durch den Befehl DEC  $\langle HL \rangle$  wird der Inhalt der Zelle 800 um 1 erniedrigt.

Verschiebebe fehle




5) RLCA führt dieselbe Funktion wie RLCA aus, ist jedoch ein 1-Byte-Befehl. Der Inhalt des Registers oder der Zelle s wird um eine Stelle nach links verschoben. Das aus Bit 7 (Zählung von rechts nach links) heraustretende Bit wird in das C-Bit und in Bit 0 eingetragen.

- s kann sein: Register A, B, C, D, E, H, L;
  - (HL), d. h. eine Speicherzelle, deren Adresse in HL steht;
  - (IX + d), (IY + d), d. h. eine Speicherzelle, deren Adresse durch Indexrechnung ermittelt wird.




Der Inhalt des Registers soder der Zelle swird zusammen mit dem C-Bit um eine Stelle nach links verschoben. Das aus Bit 7 kommende Bit wird in das C-Bit und das C-Bit in Bit 0 eingetragen.

- s kann sein: Register A, B, C, D, E, H, L;
  - (HL), d.h. eine Speicherzelle, deren Adresse in HL steht;
  - (IX + d), (IY + d), d. h. eine Speicherzelle, deren Adresse durch Indexrechnung ermittelt wird.



Der Inhalt des Registers s oder der Zelle s wird um eine Stelle nach rechts verschoben. Das aus Bit 0 heraustretende Bit wird in das C-Bit und in Bit 7 eingetragen.

- s kann sein: Register A, B, C, D, E, H, L;
  - (HL), d.h. eine Speicherzelle, deren Adresse in HL steht:
  - (IX + d), (IY + d), d. h. eine Speicherzelle, deren Adresse durch Indexrechnung ermittelt wird.
- 6) RLA und RRCA führen dieselbe Verschiebung wie RLA und RRCA aus, sind aber 1-Byte-Befehle.



Der Inhalt des Registers soder der Zelle swird zusammen mit dem C-Bit um eine Stelle nach rechts verschoben. Bit 0 kommt ins C-Bit und das C-Bit nach Bit 7.


- s kann sein: Register A, B, C, D, E, H, L;
  - (HL), d. h. eine Speicherzelle, deren Adresse in HL steht;
  - (IX + d), (IY + d), d.h. eine Speicherzelle, deren Adresse durch Indexrechnung ermittelt wird.



Dieser Befehl bewirkt eine arithmetische Linksverschiebung des Registers oder der Speicherzelle s. Das aus Bit 7 heraustretende Bit wird in das C-Bit eingetragen.

In Bit 0 wird eine 0 eingetragen. Der Befehl entspricht der Multiplikation des Registerinhalts mit 2.

- s kann sein: Register A, B, C, D, E, H, L;
  - (HL), d. h. eine Speicherzelle, deren Adresse in HL steht;
  - (IX + d), (IY + d), d. h. eine Speicherzelle, deren Adresse durch Indexrechnung ermittelt wird.



Dieser Befehl bewirkt eine arithmetische Rechtsverschiebung des Registers oder der Speicherzelle s. Bit 7 bleibt erhalten. In Bit 6 wird Bit 7 eingetragen, Bit 0 kommt ins C-Bit.


- s kann sein: Register A, B, C, D, E, H, L;
  - (HL), d.h. eine Speicherzelle, deren Adresse in HL steht;
- RRA führt dieselbe Verschiebung wie RRA aus, ist aber ein 1-Byte-Befehl.

 (IX + d), (IY + d), d. h. eine Speicherzelle, deren Adresse durch Indexrechnung ermittelt wird

Dieser Befehl bewirkt eine Rechtsverschiebung des Registers oder der Zelle s. Dabei wird in Stelle 7 eine 0 und in das C-Bit Bit 0 eingetragen.

s kann sein:

- Register A, B, C, D, E, H, L;
- (HL), d. h. eine Speicherzelle, deren Adresse in HL steht;
- (IX + d), (IY + d) d. h. eine Speicherzelle, deren Adresse durch Indexrechnung ermittelt wird.




Dieser Befehl bewirkt eine Linksverschiebung um eine Tetrade (4 Bit) des Registers A und einer Speicherzelle, deren Adresse in HL steht.

#### Dabei werden

- die niederwertige Tetrade von A in die niederwertige Tetrade der Speicherzelle,
- die niederwertige Tetrade der Speicherzelle in die h\u00f6herwertige Tetrade der Speicherzelle und
- die höherwertige Tetrade der Speicherzelle in die niederwertige Tetrade des Registers A

eingetragen.

RRD




Dieser Befehl/bewirkt eine Rechtsverschiebung um eine Tetrade (4 Bit) des Registers A und einer Speicherzelle, deren Adresse in HL steht.

Dabei wird

- die niederwertige Tetrade von A in die h\u00f6herwertige Tetrade der Speicherzelle,
- die h\u00f6herwertige Tetrade der Speicherzelle in die niederwertige Tetrade der Speicherzelle und die
- niederwertige Tetrade der Speicherzelle in die niederwertige Tetrade des Registers A eingetragen.

Beispiel (zu den Verschiebebefehlen)

Im Register D stehe die Bit-Folge 01110011 und im C-Bit eine 1.



Befchl:

Information im D-Register und C-Bit nach dem Befehl:

	-		
RLC	D	0	11100110
RL	D	0	11100111
$\mathbf{R}\mathbf{R}\mathbf{C}$	D	1	10111001
$\mathbf{R}\mathbf{R}$	D	1	10111001
SLA	D	0	, 11100110
SRA	D	1	00111001
SRL	D	1	00111001
		C-Bit	Register D

Bit-Betehle

Bit b, s  $s_b \rightarrow Z$ 

Das Bit b des Registers oder der Speicherzelle s wird in negierter Form in das Z-Flag gebracht, b ist eine Zahl zwischen 0 und 7. s kann sein: - Register A, B, C, D, E, H, L;

- (HL), d. h. eine Speicherzelle, deren Adresse in HL steht:
- (IX + d), (IY + d), d. h. eine Speicherzelle, deren Adresse durch Indexrechnung ermittelt wird.

# Bit-Zählung

## Beispiel

Bit 3, (HL)

Bit 3 der Speicherzelle, deren Adresse in HL steht, wird in negierter Form in das Z-Flag gebracht.

- In HL steht die Adresse 80H.
- In der Zelle 80H steht 11101110.
- Durch Bit 3, (HL) wird eine 0 in das Z-Flag gebracht.

SET b, s 
$$1 \rightarrow s_b$$

CSZP/VHN

Das Bit b des Registers oder der Speicherzelle s wird 1 gesetzt, b ist eine Zahl zwischen 0 und 7.

- s kann sein: Register A, B, C, D, E, H, L;
  - (HL), d. h. eine Speicherzelle, deren Adresse in HL steht;
  - (IX + d), (IY + d), d. h. eine Speicherzelle, deren Adresse durch Indexrechnung ermittelt wird.

# RES b, s $0 \rightarrow s_b$

C S Z P/V H N

Das Bit b des Registers oder der Speicherzelle s wird 0 gesetzt. s kann sein: - Register A, B, C, D, E, H, L;

- (HL), d. h. cine Speicherzelle, deren Adresse in HL steht;
- (IX + d), (IY + d), d. h. eine Speicherzelle, deren Adresse durch Indexrechnung ermittelt wird.

CSZP/VHN

Der Inhalt des Doppelregisters dd wird um 1 erhöht. dd kann sein: BC, DE, HL, SP, IX, IY,

DEC dd  $dd - 1 \rightarrow dd$ 

CSZP/VHN

Der Inhalt des Doppelregisters dd wird um 1 erniedrigt. dd kann sein: BC, DE, HL, SP, IX, IY.

# 3.5.2.3. Rechen- und logische Operationen mit zwei Operanden

1-Wort-Betehle

ADD s  $A + s \rightarrow A$ 

C S Z P/V H N  $\updownarrow \updownarrow \updownarrow \updownarrow V \updownarrow 0$ 

Der Inhalt des Akkumulators und der Inhalt des Registers oder der Zelle s werden addiert, und das Ergebnis wird ins Register A gebracht.

- s kann sein:
- Direktoperand n (8-Bit-Zahl);
  (HL), d. h. eine Speicherzelle, deren Adresse in HL steht;
- (IX + d), (IY + d), d. h. eine durch Indexierung ermittelte Speicherzelle;
- Register A, B, C, D, E, H, L.

$$ADC s A + s + C \rightarrow A$$

CSZP/VHN \$ \$ \$ \$ V 0 \$

Der Inhalt des Registers A und der Inhalt des Registers oder der Zelle s werden addiert. Zu diesem Ergebnis wird das C-Bit in die niedrigste Stelle addiert. Das Gesamtergebnis kommt in das Register A. s kann sein: siehe 1-Wort-Befehl ADD s.

SUB s 
$$A - s \rightarrow A$$

CSZP/VHN \$ \$ \$ \$ V \$ 1

Der Inhalt der Zelle oder des Registers s wird vom Register A subtrahiert. Das Ergebnis kommt in das Register A. s kann sein: siehe 1-Wort-Befehl ADD s.

SBC s 
$$A - s - C \rightarrow A$$

CSZP/VH N

Der Inhalt des Registers oder der Zelle s wird vom Inhalt des A-Registers subtrahiert. Von der niedrigsten Stelle des Ergebnisses wird das C-Bit subtrahiert. Das letzte Ergebnis kommt in das Register A.

s kann sein; siehe 1-Wort-Befehl ADD s.

AND s  $\Lambda \wedge s \rightarrow A$ 

CSZP/VHN 0 \$ \$ P 1 1

Der Inhalt des Registers A und der Inhalt des Registers oder der Zelle s werden bitweise durch ein logisches UND verknüpft. Das Ergebnis kommt in das Register A.

s kann sein: siehe 1-Wort-Befehl ADD s.

OR s  $A \lor s \rightarrow A$ 

CSZP/VHN 0 \$ \$ P 1 1

Der Inhalt des Registers A und der Inhalt des Registers oder der Zelle s werden bitweise durch ein logisches ODER verknüpft. Das Ergebnis kommt in das Register A.

s kann sein; siehe 1-Wort-Befehl ADD s.

 $XOR s A \oplus s \rightarrow A$ 

CSZP/VH N 0 1 1 P 1 0

Der Inhalt des Registers A und der Inhalt des Registers oder der Zelle s werden bitweise durch ein logisches EXKLUSIV-ODER verknüpft. Das Ergebnis kommt in das Register A. s kann sein: siehe 1-Wort-Befehl ADD s.

CP s

CSZP/VH N

Der Inhalt des Registers A wird mit dem Inhalt des Registers oder der Zelle s verglichen. Der Vergleich erfolgt durch die Bildung der Differenz A-s. Bei Gleichheit wird das Z-Bit gesetzt, bei Ungleichheit rückgesetzt.

s kann sein: siehe 1-Wort-Befehl ADD s.

CSZP/VHN

Der Inhalt des Doppelregisters HL wird mit dem Inhalt des Doppelregisters ss addiert. Das Ergebnis kommt nach HL. Bit H wird mit dem Übertrag aus Bit 11 gesetzt.

ss kann sein: BC, DE, HL, SP.

ADC HL, ss 
$$HL + ss + C \rightarrow HL$$

CSZP/VH N \$ \$ \$ \$ V \$ \$ 0

Der Inhalt des Doppelregisters HL wird mit dem Inhalt des Doppelregisters ss addiert. Zum Ergebnis wird das C-Bit in die niedrigste Stelle addiert. Das letzte Ergebnis kommt nach HL. Bit H wird mit dem Übertrag aus Bit 11 gesetzt. ss kann sein: BC, DE, HL, SP.

SBC HL, as 
$$HL - 88 - C \rightarrow HL$$

C S Z P/V H N  $\updownarrow \updownarrow \updownarrow \updownarrow V \updownarrow 1$ 

Der Inhalt des Doppelregisters ss wird vom Doppelregister HL subtrahiert. Anschließend wird davon das C-Bit in der letzten Stelle subtrahiert. Das Ergebnis kommt nach HL, Bit H wird vom Übertrag von Bit 12 gesetzt.

ss kann sein: BC, DE, HL, SP.

ADD IX, ss 
$$IX + ss \rightarrow IX$$

CSZP/VHN

Der Inhalt des Doppelregisters ss wird zum Inhalt des Indexregisters IX addiert. Das Ergebnis kommt nach IX. Bit H wird mit dem Übertrag aus Bit 11 gesetzt.

ss kann sein: BC, DE, IX, SP.

ADD IY, ss IY + ss 
$$\rightarrow$$
 IY


CSZP/VHN

Der Inhalt des Doppelregisters ss wird zum Inhalt des Indexregisters IY addiert. Das Ergebnis kommt nach IY. Bit H wird mit dem Übertrag aus Bit 11 gesetzt.

ss kann sein: BC, DE, IY, SP.

# 3.5.2.4. Rechen- und logische Operationen mit mehreren Operanden

CPIR



Der Inhalt eines Speicherbereiches, dessen Anfangsadresse in HL und dessen Länge in BC steht, wird nach einer Information im Register A durchsucht. Befindet sich die Information in einer Zelle des Speicherbereiches, so ist der Befehl an dieser Stelle beendet. Befindet sich die Information nicht in dem gesuchten Speicherbereich, so wird der Befehl nach der letzten Zelle des Bereiches beendet. Wird die Information im Speicherbereich gefunden, so wird trotzdem HL um 1 erhöht und BC um 1 erniedrigt.

Im Flagregister steht das Ergebnis der letzten Vergleichsoperation. Das Bit P/V ist 1, wenn BC  $-1 \neq 0$ , sonst 0.

#### Beispiel

Die Zellen 200 H bis 205 H sollen nach der Bit-Folge 00000111 durchsucht werden.

In den Zellen 200 H bis 205 H stehen:

200H 11111111

201H 00000000

202H 01000000

203H 00000111 204H 00000000

205H 10000001


Dazu bringt man die Bit-Folge 0,00000111 in das Register A, die Adresse 200H ins Registerpaar HL und die Anzahl 6 ins Registerpaar BC. Nach der Ausführung des Befehls CPIR steht in HL 204H, und das Z-Bit ist gesetzt.

8) Wenn BC zum Befehlsende 0 ist, dann wird P/V = 0; ist BC  $\neq 0$ , so wird P/V = 1 gesetzt.

Würde in Zelle 203 die Bit-Folge 01010101 stehen, so stünde nach Abarbeitung des Befehls CPIR in HL 206H, und das Z-Bit würde rückgesetzt sein.

CPI Vergleich A mit 
$$\langle HL \rangle$$
 C S Z P/V<sup>9</sup>) H N  
 $HL + 1 \rightarrow HL$  .  $\updownarrow \updownarrow \updownarrow \uparrow$  1  
 $BC-1 \rightarrow BC$ 

Der Inhalt des Speicherplatzes, dessen Adresse in HL steht, wird mit dem Inhalt des A-Registers verglichen und das Flagregister gesetzt. Das P/V-Flag ist I, wenn BC  $-1 \pm 0$ , sonst 0. Anschließend wird der Inhalt von HL um 1 erhöht und der Inhalt von BC um 1 erniedrigt. Mit Hilfe des Befehls CPI läßt sich ein Speicherbereich auf eine Bit-Folge, die im A-Register steht, durchsuchen, wobei die Abbruchbedingung frei wählbar ist.



Der Inhalt eines Speicherbereiches, dessen Endadresse in HL und dessen Länge in BC steht, wird nach einer Information, die im Register Asteht, durchsucht. Befindet sich die Information in einer Zelle des Speicherbereiches, so wird der Befehl an dieser Stelle beendet. Steht die Information nicht in dem gesuchten Speicherbereich, so endet der Befehl nach der ersten Zelle des Bereiches. Wird die Information im Speicherbereich gefunden, so werden trotzdem HL und BC um 1 erniedrigt.

Im Flagregister steht das Ergebnis der letzten Vergleichsoperation. Das Bit P/V ist 1, wenn BC  $-1 \neq 0$ , sonst 0.

# Be is piel

Die Zellen 200H bis 205H sollen nach der Bit-Folge 00000111 durchsucht werden.

9) Wenn BC nach Befehlsaustührung 0 ist, dann wird P/V = 0; ist  $BC \neq 0$ , so wird P/V = 1 gesetzt.

In den Zellen 200H bis 205H stehen:

 200H
 11111111

 201H
 00000000

 202H
 01000000

 203H
 00000111

 204H
 00000000

 205H
 10000001

Dazu bringt man die obige Bit-Folge in das Register A, die Adresse 205H in das Register HL und die Anzahl 6 in das Registerpaar BC. Nach Ausführung des Befehls CPDR steht in HL 202H, und das Z-Bit ist gesetzt.

Würde sich in Zelle 203H die Bit-Folge 01010101 befinden, so stünde nach Abarbeitung des Befehls CPDR in HL 1FFH, und das Z-Bit würde rückgesetzt sein.

CPD Vergleich A mit 
$$\langle HL \rangle$$
 C S Z P/V<sup>10</sup>) H N  
HL - 1  $\rightarrow$  HL .  $\updownarrow$   $\updownarrow$   $\updownarrow$  1  
BC - 1  $\rightarrow$  BC

Der Inhalt des Speicherplatzes, dessen Adresse in HL steht, wird mit dem Inhalt des A-Registers vergliehen und das Flagregister gesetzt. Das P/V-Flag ist I, wenn BC —  $1 \neq 0$ , sonst 0. Anschließend werden der Inhalt von, HL und der von BC um 1 erniedrigt. Mit Hilfe des Befehls CPD läßt sich ein Speicherbereich auf eine Bit-Folge, die im A-Register steht, durchsuchen, wobei die Abbrüchbedingung frei wählbar ist.

# 3.5.2.5. Sprungbefehle

 $JP \text{ nn } nn \rightarrow PC$  C S Z P/V H N

Die Adresse nn wird in den Befehlszähler PC gebracht. Der nächste abzuarbeitende Befehl ist damit der Befehl aus Zelle nn. Man sagt, der Rechner führt einen Sprung in die Zelle nn aus.

JP cc, nn Wenn cc = true, nn  $\rightarrow$  PC C S Z,P/V H N

Wenn die Bedingung ee erfüllt ist, dann wird die Adresse nn in den Befehlszähler PC gebracht.

10) s. Fußnote 9, S. 64

ce kann sein:

- NZ

Z-Bit rückgesetzt,

- Z

Z-Bit gesetzt,

- NC

C-Bit rückgesetzt,

- C

C-Bit gesetzt.

PO Paritätsbit auf ungerade gesetzt,
PE Paritätsbit auf gerade gesetzt,
P Vorzeichenbit auf positiv gesetzt,
M Vorzeichenbit auf negativ gesetzt.

 $JR e \qquad PC + e \rightarrow PC \qquad \qquad C \otimes Z P/V H N$ 

Der Befehlszähler PC wird um die Zahl e verändert. e ist eine 8-Bit-Zahl im Zweierkomplement, d. h., e kann auch negativ sein. Ausgangspunkt für PC + e  $\rightarrow$  PC ist die Adresse des Operationscodes des Befehls. Der Rechner führt einen Sprung um e Zellen aus. Die Zahl e steht als e - 2 in der Zelle nach dem Operationscode.

# Be is piel

Von Zelle 100 soll ein Sprung nach 105 erfolgen.

Befehl: JR 5

JR kk, c Wenn kk = true,  $PC + e \rightarrow PC$  C S Z P/V H N wenn kk = not true, Leerbefehl . . . . . . . . . . .

Wenn die Bedingung kk erfüllt ist, dann führt der Prozessor einen Sprung um e Zellen aus.

kk kann sein: - NZ Z-Bit rückgesetzt,

- Z Z-Bit gesetzt,

- NC C-Bit rückgesetzt,

- C C-Bit gesetzt.

 $\label{eq:control_state} \operatorname{JP} \langle \operatorname{ss} \rangle \quad \operatorname{ss} \to \operatorname{PC} \qquad \qquad \operatorname{C} \, \operatorname{S} \, \operatorname{\mathbf{Z}} \, \operatorname{P/V} \, \, \operatorname{\mathbf{H}} \, \, \operatorname{N}$ 

Der Inhalt des Doppelregisters ss wird nach PC gebracht. Der

Rechner führt einen Sprung in die Zelle aus, deren Adresse in ss steht.


ss kann sein: HL, 1X, 1Y.

Solange  $B-1 \neq 0$  ist, führt der Rechner einen Sprung um e Zellen aus. e ist eine 8-Bit-Zahl im Zweierkomplement, d. h., e kann auch negativ sein. Ausgangspunkt für  $PC + e \rightarrow PC$  ist die Adresse des Operationscodes des Befehls. Die Zahl e steht als e-2 in der Zelle nach dem Operationscode.

## Beispiel

Eine Programmschleife von Zelle 200 bis 209 soll 10mal durchlaufen werden. Dazu bringt man eine 10 in das Register B. Der Befehl, der diese İ0fache Programmschleife realisiert, lautet DJNZ = 9.

Aufbau.der Programmschleife:



# 3.5.2.6. Unterprogrammbefehle

Unterprogrammrufe

CALL nn PC<sub>H</sub>, PC<sub>L</sub> 
$$\rightarrow$$
  $\langle SP-1 \rangle$ ,  $\langle SP-2 \rangle$  C S Z P/V H  
 $SP-2$   $\rightarrow$   $SP$  . . . . . . . . . . . . . .

Der CALL-Befehl realisiert einen Sprung in ein Unterprogramm, dessen Startadresse nn ist. Dabei wird der aktuelle Befehlszählerstand (Adresse des Operationscodes des nächsten Befehls) im STACK gespeichert. Der höherwertige Teil von PC kommt in die Zelle, deren Adresse sich aus den um 1 erniedrigten Inhalt des STACKPOINTER SP ergibt. Der niederwertige Teil von PC gelangt in die Zelle, deren Adresse sich aus dem um 2 erniedrigten Inhalt des STACKPOINTER ergibt. Der STACKPOINTER ist am Ende des Befehls um 2 erniedrigt.

CALL cc, nn wenn cc = true C S Z P/V H N PC<sub>H</sub>, PC<sub>L</sub> 
$$\rightarrow$$
  $\langle$ SP - 1 $\rangle$ ,  $\langle$ SP - 2 $\rangle$  . . . . . SP - 2  $\rightarrow$  SP nn  $\rightarrow$  PC

Wenn die vorgegebene Bedingung er erfüllt ist, so wird der Befehl CALL nn ausgeführt. Ist die Bedingung nicht erfüllt, dann hat der Befehl die Funktion eines Leerbefehls.

PO Paritätsbit auf ungerade gesetzt,
PE Paritätsbit auf gerade gesetzt,

- P Vorzeichenbit auf positiv gesetzt,

- M Vorzeichenbit auf positiv gesetzt.

z ist eine der Hexadezimaladressen 0H, 8H, 10H, 18H, 20H, 28H, 30H, 38H.

Der Befehl RST z (RESTART) ist ein CALL-Befehl mit der Adresse z. Er wird in Verbindung mit dem INTERRUPT in MODE 0 verwendet. Hier muß während des INTERRUPT-Zyklus über den Datenbus ein 1-Byte-Befehl in den Prozessor gegeben werden. Der RST-Befehl stellt einen 1-Byte-CALL-Befehl dar, während der vollständige CALL-Befehl 3 Byte lang ist.

# Rückkehrbefehle

Der RET-Befehl realisiert den Rücksprung aus einem Unterprogramm. Durch ihn wird die zuletzt in den STACK gespeicherte Adresse in den Befehlszähler PC gebracht. Der Inhalt der Zelle, dessen Adresse im STACKPOINTER steht, kommt in den niederwertigen Teil von PC, der Inhalt der Zelle, dessen Adresse sich aus dem Inhalt des STACKPOINTER plus 1 ergibt, in den höherwertigen Teil von PC. Der STACKPOINTER ist am Ende des Befehls um 2 erhöht.

RET cc wenn cc = true; 
$$C S Z P/V H N$$
  
 $\langle SP + 1 \rangle, \langle SP \rangle \rightarrow PC_H, PC_L$   $...$   $..$   $...$   $...$   $..$ 

Wenn die vorgegebene Bedingung oc erfüllt ist, dann wird der Befehl RET oc ausgeführt. Ist die Bedingung nicht erfüllt, so hat der Befehl die Funktion eines Leerbefehls.

cc kann sein: - NZ Z-Bit rückgesetzt,

- Z Z-Bit gesetzt,
- NC C-Bit rückgesetzt,
- C C-Bit gesetzt,
- PO Paritätsbit auf ungerade gesetzt,
- PE 'Paritätsbit auf gerade gesetzt,
- P Vorzeichenbit auf positiv gesetzt,
- M Vorzeichenbit auf negativ gesetzt.

Der Befehl RETI dient als Rücksprungbefehl beim maskierten INTERRUPT.

Der Befehl RETN dient als Rücksprungbefehl beim nichtmaskierten INTERRUPT.

# 3.5.2.7. Ein- und Ausgabebeschle

Einzelwortein- und -ausgabe IN A,  $\langle n \rangle$   $\langle n \rangle \rightarrow A$  C S Z P/V H N

Innerhalb eines Eingabezyklus wird das auf dem Datenbus vorhandene Byte in das Register A gebracht. Während des Eingabezyklus enthält der höherwertige Teil des Adreßbus den alten Inhalt des Registers A und der niederwertige Teil die Zahl n, die als Adresse für das periphere Gerät dient.

Innerhalb eines Eingabezyklus wird das auf dem Datenbus vorhandene Byte in das Register r gebracht. Während des Eingabezyklus enthält der höherwertige Teil des Adreßbus den Inhalt des Registers B und der niederwertige Teil den Inhalt des Registers C, der als Adresse für das periphere Gerät dient. r kann sein: Register A, B, C, D, E, H, L.


OUT 
$$\langle n \rangle$$
, A A  $\rightarrow \langle n \rangle$  C S Z P/V H N

Innerhalb eines Ausgabezyklus wird der Inhalt des Registers A auf den Datenbus gebracht. Während des Ausgabezyklus enthält der höherwertige Teil des Adreßbus den alten Inhalt des Registers A und der niederwertige Teil die Zahl n, die als Adresse für das periphere Gerät dient.

OUT (C), r 
$$r \rightarrow$$
 (C) C S Z P/V H N

Innerhalb eines Ausgabezyklus wird der Inhalt des Registers r auf den Datenbus gebracht. Während des Ausgabezyklus enthält der höherwertige Teil des Adreßbus den Inhalt des Registers B und der niederwertige Teil, den Inhalt des Registers C, der als Adresse für das periphere Gerät dient.

r kann sein: 1 Register A, B, C, D, E, H, L.




Der Prozessor führt eine Reihe Eingabebefehle durch, deren Anzahl n im Register B steht. Während jedes Eingabezyklus wird der Datenbus DB abgetastet und sein Inhalt in eine Speicherzelle gebracht, deren Adresse in HL steht. Nach jedem Eingabezyklus erhöht sich der Inhalt von HL um 1, und der Inhalt von B wird um 1 erniedrigt. Insgesamt liest der Prozessor n Bytes ein, die in einen Speicherbereich gebracht werden, dessen Anfangsadresse in HL steht.

Während eines Eingabezyklus enthält der höherwertige Teil des Adreßbus den Inhalt des B-Registers und der niederwertige Teil den Inhalt des C-Registers, der als periphere Adresse dient.

Der Prozessor führt einen Eingabebefehl aus. Dabei wird der Datenbus DB abgetastet und sein Inhalt in eine Speicherzelle gebracht, deren Adresse in HL steht. Anschließend wird der Inhalt von HL um 1 erhöht und der Inhalt von B um 1 erniedrigt. Das Z-Bit wird 0, wenn  $B-1 \neq 0$  wird, und 1, wenn B-1 = 0 wird.

Während des Eingabezyklus enthält der höherwertige Teil des Adreßbus den Inhalt des B-Registers und der niederwertige Teil den Inhalt des C-Registers, der als periphere Adresse dient.



Der Prozessor führt eine Reihe Eingabebefehle durch, deren Anzahl n im Register B steht. Während jedes Eingabezyklus wird der Datenbus DB abgetastet und sein Inhalt in eine Speicherzelle gebracht, deren Adresse in HL steht. Nach jedem Eingabezyklus erniedrigt sich der Inhalt von HL und B um 1. Insgesamt liest der Prozessor n Bytes ein, die in einen Speicherbereich gebracht werden, dessen Endadresse in HL steht.

Während eines Eingabezyklus enthält der höherwertige Teil des Adreßbus den Inhalt des B-Registers und der niederwertige Teil den Inhalt des C-Registers, der als periphere Adresse dient.

Der Prozessor führt einen Eingabebefehl aus. Dabei wird der Datenbus DB abgetastet und sein Inhalt in eine Speicherzelle gebracht, deren Adresse in HL und B steht. Anschließend erniedrigt sich der Inhalt von HL um 1. Das Z-Bit wird 0, wenn  $B-1 \neq 0$  ist, und 1, wenn B-1 = 0 ist.

Während des Eingabezyklus enthält der höherwertige Teil des Adreßbus den Inhalt des B-Registers und der niederwertige Teil den Inhalt des C-Registers, der als periphere Adresse dient.

OTIR

$$(HL) \rightarrow DB \rightarrow ext.Gergt$$

$$R \rightarrow PDB \rightarrow ex$$

Der Prozessor führt eine Reihe Ausgabebefehle durch, deren Anzahl n im Register B steht. Während jedes Ausgabezyklus wird der Inhalt der Speicherzelle, deren Adresse in HL steht, auf den Datenbus DB gebracht. Nach jedem Ausgabezyklus erhöht sich der Inhalt von HL um 1, und der Inhalt von B wird um 1 orniedrigt. Insgesamt gibt der Prozessor n Bytes aus, die in einem Speicherbereich stehen, dessen Anfangsadresse in HL steht.

Während eines Ausgabezyklus enthält der höherwertige Teil des Adreßbus den Inhalt des B-Registers und der niederwertige Teil den Inhalt des C-Registers, der als periphere Adresse dient.

OUTI 
$$\langle \text{HL} \rangle \rightarrow \text{DB} \rightarrow \text{ext. Ger\"{a}t}$$
 C S Z P/V H N

HL + 1  $\rightarrow \text{HL}$  .X \$\frac{1}{2}\$ X X 1


B - 1  $\rightarrow \text{B}$ 

Adre \$\beta\$bus: \$\beta\_{15...A\_8} \beta\_{7...A\_0}\$

Inhalt des

B-Registers C-Registers

Der Prozessor führt einen Ausgabebefehl aus. Dabei wird der Inhalt der Speicherzelle, dessen Adresse in HL steht, auf den Datenbus DB gebracht. Anschließend erhöht sich der Inhalt von HL um 1, und der Inhalt von B wird um 1 erniedrigt. Das Z-Bit wird 0, wenn  $B-1 \neq 0$  ist, und 1, wenn B-1 = 0 ist. Während des Ausgabezyklus enthält der höherwertige Teil des Adreßbus den Inhalt des B-Registers und der niederwertige Teil den Inhalt des C-Registers, der als periphere Adresse dient.



Der Prozessor führt eine Reihe Ausgabebefehle durch, deren Anzahl n im Register B steht. Während jedes Ausgabezyklus wird der Inhalt der Speicherzelle, deren Adresse in HL steht, auf den Datenbus DB gebracht. Nach jedem Ausgabezyklus erniedrigt sich der Inhalt von HL und B um 1. Insgesamt gibt der Prozessor n Bytes aus, die in einem Speicherberoich stehen, dessen Endadresse in HL steht.

Während eines Ausgabezyklus enthält der höherwertige Teil des Adreßbus den Inhalt des B-Registers und der niederwertige Teil den Inhalt des C-Registers, der als periphere Adresse dient.

OUTD 
$$\langle \text{HL} \rangle$$
  $\rightarrow$  DB  $\rightarrow$  ext. Gerät C S Z P/V H N

HL  $-1$   $\rightarrow$  HL

B  $-1$   $\rightarrow$  B

Adreßbus:  $\underbrace{A_{15} \dots A_{8}}_{\text{Inhalt des}}$   $\underbrace{A_{7} \dots A_{0}}_{\text{Inhalt des}}$ 

B-Registers C-Registers

Der Prozessor führt einen Ausgabebefehl aus. Dabei wird der Inhalt der Speicherzelle, dessen Adresse in HL steht, auf den Datenbus DB gebracht. Anschließend erniedrigt sich der Inhalt von HL und B um 1. Das Z-Bit wird 0, wenn  $B-1 \neq 0$  ist, und 1, wenn B-1=0 ist.

Während des Ausgabezyklus enthält der höherwertige Teil des Adreßbus den Inhalt des B-Registers und der niederwertige Teil den Inhalt des C-Registers, der als periphere Adresse dient.

#### 3.5.2.8. Steuerbefehle

#### HALT

Der Befehl HALT bringt den Prozessor in den STOP-Zustand. Während dieses Zustandes führt der Prozessor NOP-Befehle aus, wobei er über den Adreßbus die Auffrischadresse für dynamische Speicher aussendet. Den HALT-Zustand kann der Baustein durch INTERRUPT oder RESET verlassen.

#### NOP

Während NOP führt der Prozessor einen Leerzyklus aus.

 $\mathbf{DI}$ 

$$0 \rightarrow IFF1, 0 \rightarrow IFF2$$

Durch den Befehl DI wird der maskierte INTERRUPT-Eingang gesperrt. Die beiden INTERRUPT-Flip-Flop IFF1 und IFF2 werden rückgesetzt.

EI

$$1 \rightarrow IFF1, 1 \rightarrow IFF2$$

Durch den Befehl EI wird der maskierte INTERRUPT-Eingang geöffnet. Die beiden INTERRUPT-Flip-Flop IFF1 und IFF2 werden gesetzt.

#### IMO

IMO setzt den Prozessor in den INTERRUPT-MODE 0 (s. Abschnitt 3.6.).

#### IM1

IM1 setzt den Prozessor in den INTERRUPT-MODE 1 (s. Abschnitt 3.6.).

#### IM2

1M2 setzt den Prozessor in den INTERRUPT-MODE 2 (s. Abschnitt 3.6.).

#### 3.6. INTERRUPT

Wie bereits im Teil 1, Abschnitt 4.7., beschrieben, bedeutet "INTERRUPT" Unterbrechung des gerade laufenden Programms und Übergang zu einem anderen Programm, das durch das unterbrechende Signal bestimmt wird. Durch den INTERRUPT Eingang läßt sich also die Arbeitsweise des Prozessors steuern. Der Prozessor U 880 hat 2 INTERRUPT Eingänge:

- den nichtmaskierten Eingang NMI (NMI nichtmaskierter INTERRUPT)
- den maskierten Eingang INT (INT INTERRUPT). Maskierbar heißt, daß das Eingangstor durch das Programm geöffnet und gesperrt werden kann. Das Öffnen geschieht durch einen speziellen Befehl EI. Für das Sperren gibt es den Befehl DI. Zur Steuerung des INTERRUPT-Eingangstors INT gibt es im Prozessor 2 Flip-Flop IFF1 und IFF2.

IFF1 dient zur unmittelbaren Steuerung des 1NT-Tores. Ist es eingeschaltet, so ist das INT-Tor geöffnet; ist es ausgeschaltet, ist das INT-Tor gesperrt.


Jedes von außen kommende INT-Signal schaltet das IFF1, nachdem es das laufende Programm unterbrochen hat, zunächst aus. Damit erreicht man, daß das durch das INT-Signal aufgerufene Programm nicht wieder unterbrochen werden kann. Das IFF1 wird auch ausgeschaltet, wenn ein Unterbrechungssignal über den NMI-Eingang kommt. In diesem Fall wird aber vorher der Zustand des IFF1 auf das IFF2 übertragen. IFF2 dient als Zwischenspeicher für das 1FF1. Wenn ein Si-

IFF2 dient als Zwischenspeicher für das IFF1. Wenn ein Signal über den NMI-Eingang kommt, wird der Zustand von IFF1 im IFF2 gespeichert.

Ist das zu NMI gehörige Programm abgearbeitet, wird durch den Rückkehrbefehl für den nichtmaskierten INTERRUPT RETN der Inhalt von IFF2 wießer nach IFF1 gebracht.

	IFF1	IFF2	
RESET	0 → 1FF1	0 → IFF2	INTERRUPT-
$\mathbf{DI}$	$0 \rightarrow IFF1$	$0 \rightarrow IFF2$	MODE 0
$\mathbf{EI}$	$1 \rightarrow IFF1$	$1 \rightarrow IFF2$	
LD A, I	bleibt	bleibt	IFF2 -> Parity-Flag
LD A, R	bleibt	bleibt	IFF2 → Parity-Flag
1NT	$0 \rightarrow 1$ FF1	$0 \rightarrow IFF2$	
NMI	$0 \rightarrow IFF1$	$1FF1 \rightarrow IFF2$	
RETN	$IFF2 \rightarrow IFF1$	bleibt	
RETI	1FF2 -> IFF1	bleibt	

#### Abhauf bei Auftreten eines INTERRUPT-Signals



Die Rückkehr aus dem zugehörigen Arbeitsprogramm in das unterbrochene Programm geschieht über einen RETURN-Befehl. Der Übergang in das zum INTERRUPT gehorende Arbeitsprogramm ist bei den Eingängen NMI und 1NT unterschiedlich.

- Bei dem nichtmaskierten INTERRUPT (NMI) geschicht das durch den Befehl CALL 66H.
  - Dieser Befehl wird im Prozessor automatisch gebildet und abgearbeitet.
- Bei dem maskierten 1NTERRUPT (INT) gibt es 3 Möglichkeiten des Übergangs in das dazugehörige Arbeitsprogramm.
   Die 3 Möglichkeiten werden mit MODE 0, MODE 1 und MODE 2 bezeichnet. Diese MODE lassen sich vorher durch die Befehle IMO, IM1 und IM2 einstellen.
- Im MODE 0 wird ein während des INTERRUPT-Zyklus eingelesenes 8-Bit-Wort als Befehl interpretiert und sofort abgearbeitet. Dafür verwendet man meistens den Befehl RST z. Er ist ein CALL-Befehl zu einer festen Adresse.
- Im MODE 1 wird ähnlich wie beim nichtmaskierten INTER-RUPT ein Befehl CALL 38H gebildet und ausgeführt.
- Im MODE 2 wird aus dem I-Register als höherwertiger Teil und aus einem eingelesenen 8-Bit-Wort als niederwertiger Teil eine Adresse ADR gebijdet. Das niederwertigste Bit des eingelesenen Bytes muß 0 sein. Das eingelesene 8-Bit-Wort nennt man Interruptvektor.

ADR = I-Register Interruptvektor

Diese Adresse zeigt auf eine Zelle, deren Inhalt als Adresse eines CALL-Befehls verwendet wird. In MODE 2 wird also bei einem auftretenden INT-Signal der Befehl

CALL  $\langle \text{I-Register, Interruptvektor} \rangle$ 

gebildet und ausgeführt.


Bild 3.8 und 3.9 zeigen den zeitlichen Ablauf beim Erscheinen eines INTERRUPT-Signals.

## Handhabung der INTERRUPT-Eingänge

- Der nichtmaskierte INTERRUPT wird für sehr wichtige Ereignisse verwendet. Er hat die höchste Priorität und unterbricht in jedem Fall das gerade laufende Programm. Zur Bedienung dieses INTERRUPT muß man ab Zelle 66H ein dazugehöriges Arbeitsprogramm speichern.
- Der maskierte INTERRUPT-Eingang dient zum Aufbau umfangreicher Unterbrechungsschaltungen. An diese lassen sich

Sammelschaftungen für eine große Anzahl Unterbrechungsquellen anschließen. Die Unterbrechungsquellen können eine Mehrebenenstruktur haben und nach Prioritäten gestaffelt sein.

Zum Beispiel läßt sich in MODE 2 im Speicher eine Tabelle der Startadresse aufbauen:



Arbeitsprogr. 1

Der Inhalt des I-Registers gibt an, auf welcher Seite die Startadressen liegen (1 Seite = 256 Zellen). Durch das vom Datenbus kommende Byte lassen sich damit 128 INTERRUPT-Quellen bedienen.

#### 3.7. Starten des Prozessors U 880

Die Programmabarbeitung des Prozessors läßt sich über die INTERRUPT-Möglichkeiten oder über RESET starten. Dabei gibt es folgende Startvarianten:

- Ein Startimpuls kommt über die NMI-Leitung. In diesem Fall muß ab Zelle 66H das Startprogramm stehen.
- Der Startimpuls kommt über die INT-Leitung. Dazu müssen der INT-Eingang vorher mit EI frei gemacht, der notwendige INTERRUPT MODE eingestellt und das INTERRUPT-Wort auf dem Datenbus bereitgestellt werden.
- Nach RESET beginnt die Abarbeitung im Prozessor mit Zelle 0. In Zelle 0 kann damit der 1. Befehl des Startprogramms stehen.




Bild 3.12 Anschlußbild des Bausteins U 880

#### 3.8. Anschlüsse an den Baustein U 880

Bild 3.12 zeigt das Anschlußbild des Bausteins U 880.

A<sub>0</sub> bis A<sub>15</sub> Adreβbus, Tristate-Ausgang, aktiv "High"

Adress-Bus

Datenbus, Tristate-Ein- und -Ausgang, aktiv

D<sub>0</sub> bis D<sub>7</sub>
Data-Bus

"High"

M1 Der laufende Zyklus ist ein Operationscodehol-

Maschine Zyklus.

Code one Ausgangssignal, aktiv "Low"

MREQ Am Adreßbus ist eine Speicheradresse vorhanden.

Memory

Request Tristate-Ausgang, aktiv "Low"

IORQ Der niederwertige Teil des Adreßbus enthält eine

Input-Output Ein- oder Ausgabeadresse.

Request Ein gleichzeitiges Erscheinen von M<sub>1</sub> und IOR Q

kennzeichnet einen INTERRUPT-Zyklus.

Tristate-Ausgang, aktiv "Low"

WR Der Datenbus des Prozessors enthält Daten zur

WRITE Ausgabe. Tristate-Ausgang, aktiv "Low"

RD Vom Prozessor werden Daten über den Datenbus

READ

eingelesen. Tristate-Ausgang, aktiv "Low"

RFSH Refresh Die 7 niederwertigen Bits des Adreßbus enthalten eine Auffrischadresse für angeschlossene dynamische Speicher.

Sie kann in Verbindung mit Memory Request zum Auffrischen dieses Speichers verwendet werden. Ausgabesignal, aktiv "Low"

HALT Halt state Der Prozessor hat einen HALT-Befehl ausgeführt und befindet sich im HALT-Status.

Während des HALT-Status führt der Prozessor NOP-Operationen aus, während dieser NOP-Operationen finden Auffrischzyklen statt. Ausgabesignal, aktiv "Low"

WAIT Wait

Das WAIT-Signal veranlaßt den Prozessor, nach dem nächsten T2-Zustand in den Wartezustand zu gehen; solange WAIT aktiv ist, führt der

Prozessor Wartezyklen durch. Eingabesignal, aktiv "Low"

INT Interrupt Request

Anforderungssignal zu einer Programmunterbrechung im Prozessor. Es wird vom Prozessor am Ende eines Befehlszyklus angenommen, wenn das Flip-Flop IFF1 gesetzt (INTERRUPT-Erlaube-FF) und das Signal BUSRQ nicht aktiv ist.

Der Ablauf des INTERRUPT-Vorgangs ist im Abschnitt 3.6. beschrieben.

Eingabesignal, aktiv "Low"

Annahme des INT-Frei-BUSR Q Signal Befehls-INTERgabe-FF = "High" BUPT ende gesetzt durch den (IFF1 =Prozessor 1)

NMI Non Maskable Interrupt

Das Signal NMI verhält sich ähnlich wie das Signal INT. Im Unterschied zu INT ist es jedoch nicht maskierbar und hat eine höhere Priorität. Es wird am Ende eines Befehls angenommen, wenn das Signal BUSRQ nicht aktiv ist. Eingabe mit negativer Flanke getriggert

RESET

Dieses Signal setzt den Prozessor in den Grundzustand. Der Grundzustand ist gekennzeichnet durch:

 $0 \rightarrow PC;$   $0 \rightarrow I$  $0 \rightarrow IFF1;$   $0 \rightarrow R$ 

0 → IFF2; INTERRUPT MODE 0

Während das Signal RESET anliegt, sind Adreßund Datenbus im hochohmigem Zustand und die Steuersignale inaktiv. Nach RESET beginnt die Abarbeitung mit Zelle 0.

Eingabesignal, aktiv "Low"

BUSRQ

Bus Request Dieses Signal bringt den Adreßbus, den Datenbus und die Steuersignale in den hochohmigen Zustand. Es wird am Ende jedes Maschinenzyklus abgefragt.

Eingabesignal, aktiv "Low"

BUSAK Bus Datenbus, Adreßbus und Steuerbus befinden sich im hochohmigen Zustand. Die CPU arbeitet nicht. Es erfolgt kein REFRESH.

Acknowledge

Ausgabesignal, aktiv "Low"

**Φ** Steuertakt Der Steuertakt kann über einen 330-Ω-Widerstand nach 5 V mit dem Ausgang eines TTL-Schaltkreises verbunden sein (Bild 3.13).





Bild 3.13 Takteingang in den Prozessor *U* 880

## 4. Der Mikroprozessorbaustein 8080

Der Mikroprozessor 8080, ein stark verbreiteter Baustein, wird in sehr vielen Mikrorechner-Konfigurationen verwendet. Alle in ihm vorhandenen Möglichkeiten sind auch im Mikroprozessor U 880 enthalten.



## 4.1. Registerstruktur

Bild 4.1 zeigt die Registerstruktur des Bausteins 8080. Die Register A, B, C, D, E, H, L, SP, PC, BR haben die gleiche Funktion wie beim Prozessor U 880. Das gleiche gilt für die Flags, C, S, Z, P, H. Das P-Flag wird jedoch nur in Abhängigkeit von der Parität des Ergebnisses gesetzt.

#### 4.2. Befehlsaufbau

Ein 8080-Befehl besteht wie beim U 880 aus Operationscode und Adreßteil. Es gibt nur Befehle mit 1-Byte-Operationscode. Die Indexrechnung gibt es nicht.

#### 4.3. Zeitverhalten

Der Mikroprozessor 8080 wird durch 2 gegeneinander versetzte Impulsfolgen  $\Phi_1$  und  $\Phi_2$  gesteuert. Die Abarbeitung eines Befehls erfolgt in mehreren Maschinenzyklen. Ein Maschinenzyklus ist wiederum in 3 bis 5 Zeitzustände ( $T_1$  bis  $T_5$ ) unterteilt, wobei ein Zeitzustand die Länge von einer Periode  $\Phi_1$  hat.




Bild 4.2 Taktdiagramm eines Maschinenzyklus des Prozessors 8080

Die wichtigsten Funktionen in den einzelnen Zeitzuständen innerhalb eines Maschinenzyklus sind (s. Taktdiagramm Bild 4.2):

T<sub>1</sub> Ausgabe der Adresse auf den Adreßbus,

T<sub>1</sub>/T<sub>2</sub> Ausgabe des Statusworts auf den Datenbus,

T2 Abtasten des Signals "READY",

T3 Ausgabe oder Eingabe über den Datenbus,

T<sub>4</sub>/T<sub>5</sub> Ausführung des Befehls.

Nach  $T_2$  können beliebig viele Wartezustände  $T_W$  eingefügt werden. Zu Beginn jedes Maschinenzyklus sendet der Prozessor über den Datenbus ein Statuswort aus. Das Signal SYNC zeigt an, daß das Statuswort auf dem Datenbus  $D_0$  bis  $D_7$  vorhanden ist. Ist zum Zeitpunkt  $T_2/\Phi_2$  READY = "Low", so kommt nach  $T_2$  ein Wartezustand  $T_W$ . Ein weiterer Wartezustand folgt, wenn zum Zeitpunkt  $T_W/\Phi_2$  READY noch "Low" ist. Bei DBIN = "High" (aktiv) wird zum Zeitpunkt  $T_3/\Phi_1$  die Information vom Datenbus in den Prozessor geholt. Ist  $\overline{WR}=$  "Low" (aktiv), so enthält der Datenbus eine vom Prozessor ausgegebene Information (DBIN und  $\overline{WR}$  sind nie gleichzeitig aktiv; Bild 4.2 hat für diesen Fall nur symbolischen Charakter).

Zur Ausführung eines Befehls werden mehrere Maschinenzyklen durchlaufen. Im 1. Maschinenzyklus M1 wird der Befehl geholt (Befehlsholzyklus), entschlüsselt und, wenn keine Daten von außerhalb des Prozessors benötigt werden, während T4 und T5 ausgeführt. Benötigt man Daten von außerhalb eines Prozessors, so folgen weitere Maschinenzyklen.

## Be is piel

Eingabe eines Bytes nach dem A-Register.

Befehl: IN ADR Codierung im Speicher: 11011011
ADR-Byte

Maschinenzyklus	Zustand	Funktion
M1	$T_1$	Ausgabe PC
		Ausgabe Status
	$\mathbf{T}_2$	$PC + 1 \rightarrow PC$
		Abfrage "READY"
	$T_3$	$Befehl \rightarrow BR$
	$T_4$	interne Entschlüsselung
M2	$T_1$	Ausgabe PC
		Ausgabe Status

## 4.4. Anschlußsignale

D<sub>0</sub> bis D<sub>7</sub> Bidirektionaler Datenbus (aktiv "High"), wird für die Ein- und Ausgabe von Datensignalen verwendet.

Ao bis A<sub>15</sub> Adreßbus (aktiv "High")

SYNC Ausgabesignal (aktiv "High") sagt aus, daß der Datenbus das Statuswort enthält.

DBIN Ausgabesignal (aktiv "High") sagt aus, daß zum Zustand T<sub>3</sub> eine Eingabe vom Datenbus erfolgt.

READY Eingabesignal (aktiv "High")

Ist zum Zeitpunkt  $T_2/\Phi_2$  oder  $T_W/\Phi_2$ 

READY = "High", so folgt der Zustand  $T_3$ , bei READY = "Low" folgt ein Wartezustand  $T_W$ .

WAIT Dieses Ausgabesignal (aktiv "High") sagt aus, daß sich der Prozessor im Wartezustand Tw befindet.

WR Das Ausgabesignal (aktiv "Low") sagt aus, daß sich auf dem Datenbus ein ausgegebenes Byte befindet.

HOLD Eingabesignal (aktiv "High")

DMA-Anforderungssignal. Durch HOLD geht der

Daten- und Adreßbus in den hochohmigen Zustand
(HOLD-Zustand). Das Signal HOLD wird angenommen:

- im Zustand T2 oder Tw:

- im HALT-Zustand.

Der HOLD-Zustand bleibt so lange bestehen, wie  $HOLD = _nHigh''$  ist. Nachdem  $HOLD = _nLow''$  wird, beginnt ein neuer Maschinenzyklus mit  $T_1$ .

HLDA Ausgabesignal (aktiv "High") sagt aus, daß sich der Prozessor im HOLD-Zustand befindet, d. h. Datenund Adreßbus hocholmig sind. INTE Ausgabesignal (aktiv "High"); sagt aus, daß der INT-Eingang frei ist. Es wird rückgesetzt durch den Befehl D1 oder bei Annahme eines INT-Signals.

1NT Eingabesignal (aktiv "High")

Programmunterbrechungsanforderung

INT wird angenommen:

- am Ende eines Befehls;
- im HALT-Zustand;
- bei INTE = "High".

Die Programmunterbrechung entspricht dem IN-TERRUPT-MODE 0 des Bausteins *U 880*. Bei Annahme der Programmunterbrechung wird ein INT-Zyklus durchlaufen, Im INT-Zyklus wird

- im Statuswort das Signal INTA ausgesandt;
- im Zustand T<sub>3</sub> ein 1-Byte-Befehl vom Datenbus eingelesen und sofort ausgeführt. Dazu verwendet man in der Regel der, Befehl RST.

RESET Eingabesignal (aktiv "High")

Durch RESET wird der Baustein 8080 in den Grundzustand versetzt. Der Grundzustand ist gekennzeichnet durch:

- PC gelöscht;

- BR gelöscht;

- INTE = "Low";

- HLTA = "Low".

Die Register A, B, C, D, E, H, L bleiben erhalten.

## Statusin formation

Zusätzlich zu den Steuersignalen, die direkt vom Prozessor 8080 ausgehen, gibt der Baustein 8080 am Anfang jedes Maschinen-




Bild 4.3 Statuswort des Bausteins 8080

zyklus gleichzeitig mit dem Signal SY NC ein Statuswort über den Datenbus aus. Bild 4.3 zeigt den Aufbau des Statuswortes.




Bild 4.4 Bildung des Mikrorechnerbus mit dem Baustein 8080

# 4.5. Anschluß von Schaltkreisen an den Prozessor 8080

Mit Hilfe der Status- und Prozessor-Ein- und -Ausgangssignale werden die am Prozessor angeschlossenen Bausteine gesteuert. Bild 4.4 zeigt die Steuerung des Bausteins 8080 und die Bildung von Adreßbus, Datenbus und Steuerbus zur Realisierung von Mikrorechneraufbauten.

Darin bedeuten (s. Taktdiagramm Bild 4.5):

Ao bis A<sub>15</sub> Adreßbus

Do bis D7 Datenbus

DBIN, WR 8080-Signale

INA = DBIN  $\cdot$  INTA Eingabesignal für INTERRUPT-

Befehl

 IOR
 = DBIN·INP
 Eingabesignal für Eingabekanal

 IOW
 = WR·OUT
 Ausgabesignal für Ausgabekanal

MER = DBIN · MEMR Speicherlesesignal

STR =  $\Phi_{1A} \cdot \text{SYNC}$  Statusübernahmesignal

 $arPhi_{1A}$  wird aus  $arPhi_{2}$  gebildet (etwas

verzögertes  $\Phi_2$ )

## 4.6. Befehlsschlüssel des Prozessors 8080

Alle Befehle des  $808\theta$  sind auch im U  $88\theta$  enthalten. Aus den Tabellen im Anhang ist zu ersehen, welche Befehle des U  $88\theta$  im




Bild 4.5 Taktdiagramm zur Bildung des Mikrorechnerbus mit dem Baustein 8080

8080 vorkommen. Es sind auch die Befehle des U 808 D aufgeführt, die sowohl im 8080 als auch im U 880 enthalten sind. Die Befehle des U 808 D haben jedoch gegenüber dem U 880 einen anderen Befehlscode.

## 4.7. Programmunterbrechung

Der Baustein 8080 hat einen Programmunterbrechungseingang. Der Ablauf der Programmunterbrechung ist identisch mit dem Ablauf der Programmunterbrechung im Prozessor U 880 im MODE 0 (s. Abschnitt 3.6.).

Der einzige Unterschied besteht nach dem Einschalten der Spannungen bzw. nach RESET. Im Baustein U 880 ist nach Einschalten der Spannungen und nach RESET der maskierte Eingang gesperrt.

Ein INTERRUPT kann nur über den nichtmaskierten Eingang kommen. Nach RESET startet der Prozessor U 880 automatisch bei Zelle 0. Im Baustein 8080 ist nach Einschalten der Spannungen und nach RESET der INTERRUPT-Eingang offen. Der Prozessor 8080 wird über INTERRUPT gestartet.

#### Literaturverzeichnis


- [1] RFT-Information: 8-Bit-Mikroprozessor U 808 D
- [2] Höhne, M.: Der Mikroprozessor U 808 D Teil 1; radiofernsehen-elektronik, 26 (1977), H. 5
- [3] Höhne, M.: Der Mikroprozessor U 808 D Teil 2; radiofernsehen-elektronik, 26 (1977), H. 6
- [4] RFT-Information: 8-Bit-Mikroprozessor U 880
- [5] Serie "Technik der Mikrorechner"; radio-fernsehen-elektronik
- [6] Kombinat VEB Funkwerk Erfurt: Applikation Mikrorechner


## **Anhang**

#### Befehlstabellen der Prozessoren U 880, 8080, U 808 D Abkürzungen 8-Bit-Zahl, n 16-Bit-Zahl. nn Register A, B, C, D, E, H, L, N Speicherzelle $ADR = \langle HL \rangle$ , $\langle IX + d \rangle$ , $\langle IY + d \rangle$ . M Befehlsgruppen (Übersicht) Adreßoperationen (steht in Verbindung mit Befehlen, die zum Speicher zugreifen) 1 Transportoperationen 1 Wort Doppelwort Blocktransfer 2 Rechen- und logische Operationen mit 1 Operand Akkumulatorbefehle— \_\_logische Operationen -1-Wort-Befehle -Verschiebeoperationen -Doppelwortbefehle -Bit-Operation Rechenoperationen -1-Wort-Befehle 3 Rechen- und logische Operationen mit 2--Doppelwortbefehle Operanden Rechen- und logische Operationen mit Feldern 4 Sprungbefehle 5 Unterprogramm-Befehle-6 -Aufrul des Unterprogramms Rückkehr zum Hauptprogramm 7 Ein-/Ausgabebefehle-1 Wort-Befehle Blocktransfer 8 Steuerbefehle Tabelle der U 880-Befehle Einzelworttransfer LDr. s $s \rightarrow r$ LD d. $r \rightarrow d$ LDA, s s $\rightarrow$ A LD d. A $A \rightarrow d$

```
s = n, N, M^1) r = N CZP/VSN H
                                                           Bei allen
             d = N, M.
                                                           Transportbef.
s = \langle BC \rangle, \langle DE \rangle, \langle nn \rangle, I.R
                                                          LD A, I
                                 $ IFF $
                                               0
d = \langle BC \rangle, \langle DE \rangle, \langle nn \rangle, I, R
                                                           LDA, R
Doppelworttransfer
              nn \rightarrow dd dd = BC, DE' HL.
LDdd.nn
                                                       CZP/VSNH
LDdd,\langle nn\rangle \langle nn\rangle \rightarrow dd
                                  SP,IX,IY
LD(nn), ss ss \rightarrow (nn), ss = BC, DE, HL, SP, IX, IY
LD SP, ss
              ss \rightarrow SP ss = HL, IX, IY
PUSH ss
              ss \rightarrow STACK) ss = BC, DE, HL, AF, IX, IY
POP ss
              STACK → ss
Registeraustausch
                                                       CZP/VSNH
EX DE.
           _{
m HL}
                      DE \leftrightarrow HL
EX AF.
           AF'^2)
                     AF \leftrightarrow A'F'
        BC \leftrightarrow B'C' DE \leftrightarrow D'E' HL \leftrightarrow H'L'
EXX
EX \langle SP \rangle, ss ss \leftrightarrow \langle SP + 1 \rangle, \langle SP \rangle ss = HL, IX, IY
Blocktranster
                                  CZP/VSNH
                                  X X X O O LDI, LDD
                                  . X 0 X 0 0 LDIR, LDDR
LDIR
                 (HL)
                          (DE)
LDDR
                 HL+1'--- HL
                                  DE. + 1-→DE
                                                 bei LDIR und LDI
LDI
                 HL-1 --- HL
                                  DE -1-→DE
                                                 bei LDDR und LDD
LDD
                                   BC - 1 -BC
                            nein
                                                   bei LDIR und LDDR
                                      BC = 0?
                                        Ende
Rechenoperationen und logische Operationen mit 1 Operand
                 \overline{A} \rightarrow A
                                                       CZP/VSNH
CPL
                                                                      1 1
                \overline{A} + 1 \rightarrow A
NEG
```

- 1) N = Register A, B, C, D, E, H, L M = Speicherzelle ADR = (HL), (IX + d), (IY + d)
- 2) In der Assemblersprache K 1520 wird statt EX AF, AF EXAF geschrieben.






#### Rechenoperationen mit 2 Operanden

8-Bit-Operationen ADD, ADC C Z P/V S N H
ADD s 
$$A+s \rightarrow A$$
ADC s  $A+s+C \rightarrow A$ 
SUB s  $A-s \rightarrow A$ 
SUB, SBC, CP
C Z P/V S N H
SBC s  $A-s-C \rightarrow A$ 
AND s  $A \land s \rightarrow A$ 
OR s  $A \lor s \rightarrow A$ 
XOR s  $A \oplus s \rightarrow A$ 
CP s Vergleich A, s  $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 
 $A \oplus s \rightarrow A$ 

#### 16-Bit-Operationen



Sprungbefehle

$$JP nn nn \rightarrow PC$$


JP cc, nn<sup>1</sup>) nn  $\rightarrow$  PC, wenn cc erfüllt cc = NZ, Z, NC, C, PO, PE, P, M

$$JR e' PC + e \rightarrow PC$$

JR kk, e²) 
$$PC + e \rightarrow PC$$
, wenn kk erfüllt kk = NZ, Z, NC, C

 $JP \langle ss \rangle$   $ss \rightarrow PC$  ss = HL, IX, IY

CZP/VSNH




## $Unterprogramm be \it fehle$

CZP/VSNH

CALL nn PC  $\rightarrow$  STACK nn  $\rightarrow$  PC CALL cc, nn<sup>3</sup>) CALL nn, wenn cc erfüllt cc = NZ, Z, NC, C, PO PE, P, M

- In der Assemblersprache K 1520 wird statt JP nn JPM nn, JP (ss) JMP (ss) und JP cc, nn JPcc nn geschrieben.
- In der Assemblersprache K 1520 wird statt JR kk, nn JRkk nn geschrieben.
- In der Assemblersprache K 1520 wird statt CALL cc, nn CAcc nn geschrieben.



- 4) In der Assemblersprache K 1520 wird statt RET cc Rcc geschrieben, cc und kk wie oben.
- 5) N ist Register A, B, C, D, E, H, L.

Ende

 In der Assemblersprache K 1520 lauten die 4 E/A-Befehle IN n, IN r, OUT n, OUT r.

#### Steuerbetehle NOP keine Operation HALT Haltbefehl CZP/VSNH DI $0 \rightarrow IFF$ INTERRUPT gesperrt ΕI $1 \rightarrow IFF$ INTERRUPT frei IMO MOD 0 Befehl vom BUS TML MOD 1 CALL 38H IM2 MOD 2 CALL (I, IV) Tabelle der 8080-Befehle Einzelworttransfer CZPSH $r, s s \rightarrow r$ ) s, r = N, MMOV $r, n \rightarrow r$ [N ist Register A, B, C, C, B, H, L, MVI M ist Speicherzelle, ADR = (HL) $A \rightarrow \langle ss \rangle ss = BC, DE$ STAX ss LDAX ss $\langle ss \rangle \rightarrow A \ ss = BC, DE$ STA nn $A \rightarrow \langle nn \rangle$ $nn \langle nn \rangle \rightarrow A$ LDA SPHL $HL \rightarrow SP$ Doppelworttransfer CZPSH LXI dd, $nn nn \rightarrow dd dd = BC$ , DE, HL SHLD nn $HL \rightarrow \langle nn \rangle$ LHLD nn $\langle nn \rangle \rightarrow HL$ PUSH ss ss → STACK ss = BC, DE, HL, AF $STACK \rightarrow ss$ ss = BC, DE, HL, AFPOP 88 Registeraustausch XCHG $HL \leftrightarrow DE$ $HL \leftrightarrow \langle SP + 1 \rangle, \langle SP \rangle$ XTHL Rechenoperationen und logische Operationen mit 1 Operand CZPSH $\overline{C} \rightarrow C$ \$ . . . X CMC $1 \rightarrow C$ STC1 . . . 0 $\vec{A} \rightarrow A$ CMA**‡ ‡ ‡ ‡** BCD $\langle A \rangle \to \Lambda$ DAA

d = N, M

d = N, M

 $d + 1 \rightarrow d$ 


 $d - 1 \rightarrow d$ 

INR d


DCR. d

. 1 1 1 1


\* \* \* \* \*



Verschiebebefehle



## Rechenoperationen mit 2 Operanden




```
HL + ss \rightarrow HL ss = BC, DE, HL, SP
                                                              $ . . . X
DAD
         88
Sprungbetehle
                                                              CZPSH
              HL \rightarrow PC
PCHL
         nn \quad nn \rightarrow PC
JMP
         nn nn \( \to PC\), wenn ce erfüllt ec = NZ, Z, NC, C, PO,
Jee
              PE, P, M
Unterprogrammbetehle
                                                              CZPSH
CALL
         nn PC \rightarrow STACK, nn \rightarrow PC
         nn CALL nn, wenn cc erfüllt, sonst Leerbefehl
Ccc
              cc = NZ, Z, NC, C, PO, PE, P, M
                                Z = OH, 8H, 10H, ..., 38H
         \mathbf{z}
              wie CALL Z
RST
              STACK \rightarrow PC
RET
              RET, wenn cc erfüllt, sonst Leerbefehl
Ree
              cc = NZ, Z, NC, C, PO, PE, P, M
Ein-Ausgabebetehle
                                                              CZPSH
                                Adreßbus
                                A_{15} \dots A_8 \quad A_7 \dots A_6
IN
             \langle n \rangle \to A
         n
                                                 n
OUT
              A \rightarrow \langle n \rangle
                                   Ā
         n
                                                 n
Steuerbe fehle
                                                              CZPSH
EI
         INTERRUPT frei
         INTERRUPT gesperrt
DI
HLT
         HALT
NOP
         keine Operation
Tabelle der U 808 D-Befehle
Einzelworttransfer
                                                                 CSZP
         \left. egin{array}{ll} r,s&s 
ightarrow r \ r,n&n 
ightarrow r \end{array} 
ight\} \ s,\,r=N,\,M \end{array}
MOV
MVI
Rechenoperationen und logische Operationen mit 1 Operand
                                                                 CSZP
INR
         d
              d + 1 \rightarrow d
                                                                 . 1 1 1
              d \rightarrow 1 \rightarrow d
                                                                 . 1 1 1
DCR
         d
```

16-Bit-Operationen

CZPSH

## Verschiebebefehle





#### Rechenoperationen mit 2 Operanden

## 8-Bit-Operationen

ADD 
$$r \cdot A + r \rightarrow \Lambda$$
  
ADC  $r \cdot \Lambda + r + C \rightarrow \Lambda$   
SUB  $r \cdot \Lambda - r \rightarrow A$   
SBB  $r \cdot A - r - C \rightarrow A$   
ANA  $r \cdot \Lambda \wedge r \rightarrow A$   
ORA  $r \cdot A \vee r \rightarrow A$   
CMP  $r \cdot Vergleich A, r$   
 $A - r \cdot setzt Flags$   
ADI  $n \cdot \Lambda + n \rightarrow A$   
CCZPS  
 $A - r \cdot setzt Flags$   
ADI  $n \cdot \Lambda + n \rightarrow A$   
CIZPS  
 $A - r \cdot setzt Flags$   
CZPS  
 $A - r \cdot setzt Flags$   
CZPS  
 $A - r \cdot setzt Flags$   
CZPS  
 $A - r \cdot setzt Flags$ 

Sprungbefe		CZPS
JMP nn	$nn \rightarrow PC$	
Jee nn	$nn \rightarrow PC$ , wenn cc erfüllt, sonst Leerbefehl $cc = NZ$ , Z, NC, C, PO, PE, P, M	
Unterprogr	ammbefehle	CZPS
CALL nn	$PC \rightarrow STACK  nn \rightarrow PC$	
Cee nn	CALL nn, wenn cc erfüllt, sonst Leerbefehl cc = NZ, Z, NC, C, PO, PE, P, M	
RST Z	wie CALL Z $Z = 0H$ , 8H, $10H$ ,, 38H	
RET	$STACK \rightarrow PC$	
Rec		
Rec	RET, wenn cc erfüllt, sonst Leerbefehl	
	ec = NZ, Z, NC, C, PO, PE, P, M	
Ein-/ $Ausge$	ubebefehle	CZPS
IN n	$\langle n \rangle \to A$ $n = 0$ bis 7 (Geräteadresse)	
OUT n	$A \rightarrow \langle n \rangle$ $n = 8$ bis 31 (Geräteadresse)	
001 n	$A \rightarrow \langle n \rangle$ $n = \delta$ bis 31 (Gerateauresse)	
Steuerbefeh	le	CZPS
HLT H	ALT	
NOP ke	ine Operation	

Codierungstabelle der Befehle des Prozessors U 808 D

HWT   O	NWT/	0	1	2	3	4	5	6	7
NR   DCR   RAL   RP   SUI   RST   MVI   RET	, ,								
INR DCR RAL RP SUI RST MVI RET C C C	0	HLT	HLT	RLC	RNC	ADI	RST	MVI	RET
C   C   RC   ANI   RST   MVI   RET	- 1					n	OH	A, n	
INR   DCR   RC   ANI   RST   MVI   RET	1	JNR	DCR	RAL	RP	SUI	RST	MVI	RET
E   E   RM   ORI   RST   MVI   RET		$\mathbf{C}$	C			n	10H	C, n	
INR   DCR   RM   ORI   RST   MVI   RET	2	INR	DCR		RC	ANI	RST	MVI	RET
L   L   N   30H   L, N		E	E			n	20H	E, n	
JNC	3	INR	DCR		RM	ORI	RST	MVI'	RET
nn		$\mathbf{L}$	L			n	30H	L, n	
JP         OUT         CP         OUT         JMP         OUT         CALL OUT           nn         8         nn         9         nn         10         nn         11           6         JC         OUT         CC         OUT         JMP         OUT         CALL OUT           nn         16         nn         17         nn         18         nn         19           7         JM         OUT         CM         OUT         JMP         OUT         CALL OUT           nn         24         nn         25         nn         26         nn         27           8         ADD	4	JNC	IN	CNC	IN.	JMP	IN	CALL	IN
nn		nn	0	nn	1	nn	2	nn	3
JC	5	JP	OUT	CP	OUT	JMP	OUT	CALL	OUT
nn		nn	8	nn	9	nn	10		
7         JM out out out out out out out out out out	6	JC	OUT	CC	OUT	JMP	OUT	CALL	OUT
nn   24   nn   25   nn   26   nn   27		nn	16	nn	17	nn	18	nn	19
8         ADD ADD ADD ADD ADD ADD ADD ADD ADD ADD	7	JM	OUT	CM	OUT	JMP	OUT	CALL	OUT
A         B         C         D         E         H         L         M           9         SUB         MANA         ANA         ORA         ORA         ORA         ORA         ORA         ORA         ORA </td <td></td> <td>nn</td> <td>24</td> <td>nn</td> <td>25</td> <td>nn</td> <td>26</td> <td>nn</td> <td>27</td>		nn	24	nn	25	nn	26	nn	27
9         SUB SUB SUB SUB SUB SUB SUB SUB SUB A B C D E H L M           A         ANA ANA ANA ANA ANA ANA ANA ANA ANA ANA	8	ADD	ADD	ADD	ADD	ADD	ADD	ADD	ADD
A B C D E H L M  ANA ANA ANA ANA ANA ANA ANA ANA ANA A B C D E H L M  B ORA ORA ORA ORA ORA ORA ORA ORA ORA A B C D E H L M  C MOV MOV MOV MOV MOV MOV MOV MOV MOV MOV		A	В	C	D	E	H	L	M.
A ANA ANA ANA ANA ANA ANA ANA ANA ANA A	9	SUB	SUB	SUB	SUB	SUB		SUB	SUB
A         B         C         D         E         H         L         M           B         ORA         ORA <td></td> <td></td> <td>В</td> <td>C</td> <td></td> <td></td> <td></td> <td></td> <td>M</td>			В	C					M
B ORA ORA ORA ORA ORA ORA ORA ORA ORA A B C D E H L M C MOV MOV MOV MOV MOV MOV MOV MOV MOV MOV	A	ANA	ANA	ANA	ANA	ANA	ANA	ANA	
A B C D E H L M		$\mathbf{A}$	В	$\mathbf{C}$	D	E	H	L	M
C         MOV	В	ORA	ORA	ORA	ORA	ORA	ORA	ORA	ORÁ
A, A A, B A, C A, D A, E A, H A, L A, M  MOV MOV MOV MOV MOV MOV MOV MOV MOV C, A C, B C, C C, D C, E C, H C, L C, M  MOV MOV MOV MOV MOV MOV MOV MOV MOV E, A E, B E, C E, D E, E E, H E, L E, M  MOV MOV MOV MOV MOV MOV MOV MOV MOV		A	В	C	D	$\mathbf{E}$	H	L	M
D MOV MOV MOV MOV MOV MOV MOV MOV MOV C, A C, B C, C C, D C, E C, H C, L C, M  E MOV MOV MOV MOV MOV MOV MOV MOV MOV MOV	C	MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV
E C, A C, B C, C C, D C, E C, H C, L C, M  MOV MOV MOV MOV MOV MOV MOV MOV MOV E, A E, B E, C E, D E, E E, H E, L E, M  MOV MOV MOV MOV MOV MOV MOV MOV MOV		A, A	A, B	A, C	A, D	A, E	A, H	A, L	A, M
E MOV MOV MOV MOV MOV MOV MOV MOV E, A E, B E, C E, D E, E E, H E, L E, M  MOV MOV MOV MOV MOV MOV MOV MOV MOV	D		MOV	MOV	MOV	MOV		MOV	MOV
F         E, A         E, B         E, C         E, D         E, E         E, H         E, L         E, M		C, A	C, B	C, C	C, D	C, E	C, H	C, L	C, M
F MOV MOV MOV MOV MOV MOV MOV	E	MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV
		E, A	<b>E</b> , B	<b>E</b> , C	E, D	E, E	E, H	E, L	E, M
LALBLC LD LE LH LL LM	F	MOV	MOV	MOV	MOV	MOV	MOV		MOV
		L, A	L, B	L, C	L, D	L, E	L, H	L, L	L, M

8	9	A	В	$\mathbf{C}$	D	E	F
INR	DCR	RRC	RNZ	ACI	RST	MVI	RET
В	В			n	8H	B, n	
INR	DCR	RAR	RPO	SBI	RST	MVI	RET
D	D			n	18H	D, n	
			RZ	JXR	RST	MVI	RET
				n	28H	H, n	
INR	DCR		RPE	CPI	RST	MVI	RET
M	M			n	38H	M, n	
JNZ	IN 4	CNZ	IN	JMP	IN	CALL	IN
nn		nn	5	nn	6	nn	7
JPO	OUT	CPO	OUT	JMP	OUT	CALL	OUT
nn	12	nn	13	nn	14	nn	15
$\overline{\mathrm{JZ}}$	OUT	CZ	OUT	JMP	OUT	CALL	OUT
nn	20	nn	21	nn	22	nn	23
JPE	OUT	CPE	OUT	JMP	OUT	CALL	OUT
nn	28	nn	29	nn	30	nn	31
$\overline{\mathrm{ADC}}$	ADC	ADC	ADC	ADC	ADC	ADC	ADG
A	В	$\mathbf{C}$	D	${f E}$	Н	L	M
SBB	SBB	SBB	SBB	SBB	SBB	SBB	SBB
A	В	C	D	E	H	L	M
XRA	XRA	XRA	XRA	XRA	XRA	XRA	XRA
A	В	$\mathbf{C}$	D	$\mathbf{E}$	H	L	M
CMP	CMP	CMP	CMP	CMP	CMP	CMP	CMP
A	В	C	$\mathbf{D}$	$\mathbf{E}$	H	$\mathbf{L}$	M
MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV
B, A	В, В	B, C	B, D	B, E	В, Н	B, L	B, M
MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV
D, A	D, B	D, C	D, D	D, E	D, H	D, L	D, M
MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV
H, A	H, B	H, C	H, D	H, E	H, H	H, L	H, M
MOV	MOV	MOV	MOV	MOV	MOV	MOV	HLT
M, A	M, B	M, C	M, D	M, E	M, H	M, L	
	_						

NWT = niederwertige Tetrade des Befehlscodes HWT = höherwertige Tetrade des Befehlscodes

NWT/	0 .	1	2	3	4	5	6
HWT		_	-		-		
0	NOP	LXI	STAX	INX	INR	DCR	MVI
		B, nn	В	В	В	В	B, n
1		LXI	STAX	INX	INR	DCR	MVI.
		D, nn	D	$\mathbf{D}$	D	D	D, n
2		LXI	SHLD	INX	INR	DCR	MVI
		H, nn	nn	$\mathbf{H}$	H	H	H, n
3		LXI	STA	INX	INR	DCR	MVI
		SP,nn	nn	$\mathbf{SP}$	M	M	M, n
4	MOV	MOV	MOV	MOV	MOV	MOV	MOV
	В, В	B, C	B, D	B, E	B, H	B, L	B, M
5	MOV	MOV	MOV	MOV	MOV	MOV	MOV
	D, B	D, C	D, D	D, E	D, H	D, L	D, M
6	MOV	MOV	MOV	MOV	MOV	MOV	MOV
	Н, В	Н, С	H, D	H, E	Н, Н	H, L	H, M
7	MOV	MOV	MOV	MOV	MOV	MOV	HLT
	M, B	M, C	M, D	M, E	M, H	M, L	
8	ADD	ADD	ADD	ADD	ADD	ADĐ	ADD
	В	C	D	${f E}$	Н	L	M
9	SUB	SUB	SUB	SUB	SUB	SUB	SUB
	В	C	D	${f E}$	H	L	M
A	ANA	ANA	ANA	ANA	ANA	ANA	ANA
	В	C	D	${f E}$	H	L	M
В	ORA	ORA	ORA	ORA	ORA	ORA	ORA
	В	$\mathbf{C}$	D	$\mathbf{E}$	H	$\mathbf{L}$	M
$\overline{\mathbf{c}}$	RNZ	POP	JNZ	JMP	CNZ	PUSE	IADI
		В	nn	nn	$\mathbf{n}\mathbf{n}$	В	n
D	RNC	POP	JNC	OUT	CNC	PUSE	ISUI
		D	nn	n	nn	D	n
$\overline{\mathbf{E}}$	RPO	POP	JPO	XTHI	CPO	PUSH	ANI
		H	nn		nn	H	n
F	RP	POP	JP	DI	CP	PUSH	IORI
		PSW	nn		nn	$_{\rm PSW}$	n

 ${
m NWT}={
m niederwertige}$  Tetrade des Befehlscodes  ${
m HWT}={
m h\"o}{
m h\'o}{
m herwertige}$  Tetrade des Befehlscodes  ${
m 104}$ 

•7	8	9	Λ	В	$\mathbf{C}$	D	E	F
RLC		DAD	LDAX	DCX	1NR	DCR	MVI	RRC
		В	В	В	C	C	C, n	
RAL		DAD	LDAX.	DCX	INR	DCR	MV1	RAR
		D	D	D	$\mathbf{E}$	$\mathbf{E}$	E, n	
$\overline{\mathbf{DAA}}$		DAD	LHLD	DCX	INR	DCR	MVI	CMA
		H	nn	H	$\mathbf{L}$	${f L}$	L, n	
STC		DAD	LDA	DCX	INR	DUR	MVI	CMC
		SP	nn	SP	A	A	A, n	
MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV
B, A	C, B	C, C	C, D	С, Е	С, Н	C, L	C, M	C, A
MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV
D, A	Е, В	<b>E</b> , C	E, D	E, E	<b>E</b> , H	E, L	E, M	E, A
MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV
H, A	L, B	L, C	L, D	L, E	L, H	L, L	L, M	L, A
MOV	MOV	MOV.	MOV	MOV	MOV	MOV	MOV	MOV
M, A	А, В	A, C	A, D	A, E	A, H	A, L	A, M	A,A
$\overline{ ext{ADD}}$	ADC	ADC	ADC	ADC	ADC	ADC	ADC	ADC
A	В	C	D	<b>E</b> .	H	${f L}$	M	A
SUB	SBB	SBB	SBB	SBB	SBB	SBB	SBB	SBB
A	В	C	D	E	H	L	M	A
ANA	XRA	XRA	XRA	XRA	XRA	XRA	XRA	XRA
$\mathbf{A}$	В	C	D	E	H	$\mathbf{L}$	M	$\mathbf{A}$
ORA	CMP	CMP	CMP	CMP	CMP	CMP	CMP	CMP
Α	В	C	D	$\mathbf{E}$	H	$\mathbf{L}$	M	$\mathbf{A}$
RST	RZ	RET	JZ		CZ	CALL	ACI	RST
$\mathbf{OH}$			nn		nn	nn	n	8H
RST	RC		JC	IN	CC		SBI	RST
10H			nn	n	nn		n	18H
RST	RPE	PCHL	JPE	XCHO	CPE		XRI	RST
20H			nn		nn		n	28H
RST	RM	SPHL	JM	Εĺ	CM		CPI	RST
30H			nn		nn		n	38H

NWT/ HWT	0	1	2	3 4	5	6	7	
0	NOP	LD	LD	INC	INC	DEC	LD	RLCA
- 1		BC,nn	$\langle BC \rangle$ , A	BC	В	В	B, n	
1	DJNZ	LD	LD	INC	INC	DEC	LD	RLA
	e	DE, nr	ı(DE), A	DE	D	D	D, n	
2	JRNZ	LD	LD	INC	INC	DEC	LD	DAA
	e	HL, ni	n(nn),HI	LHL	H	H	H, n	
3	JRNC	LD	LD	INC	INC	DEC	LD	SCF
	e	SP, nr	n(nn), A	SP	M	M	M, n	
4	LD	LD	LD	LD	LD	LD	LD	LD
	В, В	B, C	B, D	B, E	в, н	B, L	B, M	B, A
5	LD	LD	LD	LD	LD	LD	LD	LD
	D, B	D, C	D, D	D, E	D, H	D, L	D, M	Η, Α
6	LD	LD	LD	LD	LD	LD	LD	LD
	Н, В	H, C	H, D	H, E	н, н	H, L	H, M	D, A
7	LD	LD	LD	LD	LD	LD	HALI	LD
	M, B	M, C	M, D	M, E	M, H	M, L		M, A
8	ADD	ADD	ADD	ADD	ADD	ADD	ADD	ADD
	В	C	D	E•	Н	L	M	A
9	SUB	SUB	SUB	SUB	SUB	SUB	SUB	SUB
	В	$\mathbf{C}$	D	E	H	L	M	A
A	AND	AND	AND	AND	AND	AND	AND	AND
	В	C	D	E	н	L	M	A
В	OR	OR	OR	OR	OR	OR	OR	OR
l	В	C	D	E	H	L	M	$\mathbf{A}$
$\overline{\mathbf{c}}$	RNZ	POP	JPNZ	JMP	CANZ	PUSH	ADD	RST
		BC	nn	nn	nn	BC	n	он
$\overline{\mathbf{D}}$	RNC	POP	JPNC	OUT	CANC	PUSH	SUB	RST
Ì		DE	nn	n	nn	DE	n	10H
E	RPO	POP	JPPO	EX	CAPO	PUSH	AND	RST
		$_{ m HL}$	nn	$\langle \mathrm{SP} \rangle$ ,HI		HL	n	20H
$\overline{\mathbf{F}}$	RP	POP	JPP	DI	CAP	PUSH	OR	RST
ľ		$\mathbf{AF}$	nn		MEG	$\mathbf{AF}$	n	30H

			<del></del>					
8	9	A	В	$\mathbf{c}$	D	E	F	
EXAF	ADD	LD	DEC	INC	DEC	LD	RRCA	0
	HL, BC	A,(BC)	BC	C	C	C, n	1	
$\overline{ m JR}$	ADD	LD	DEC	INC	DEC	LD	RRA	1
е	HL,DE	$A,\langle DE \rangle$	$\mathbf{DE}$	${f E}$	${f E}$	E, n		
JRZ	ADD	LD	DEC	INC	DEC	LD	CPL	2
е		HL,(nn		$\mathbf{L}^{'}$	${f L}$	L, n		
JRC	ADD	LD	DEC	INC	DEC	`LD	CCF	3
е	HL,SP	$A,\langle nn \rangle$	SP	A	$\mathbf{A}$	A, n		
$\overline{ ext{LD}}$	LD	LD	LD	LD	LD	LD	LD	4
C, B	C, C	C, D	C, E	C, H	C, L	C, M	C, A	
$\overline{ ext{LD}}$	LD	LD	LD	LD	LD	LD	$\overline{ ext{LD}}$	5
Е, В	E, C	E, D	E, E	E, H	E, L	E, M	E, A	
LD	LD	LD	LD	LD	LD	LD	LD	6
L, B	L, C	L, D	L, E	L, H	L, L	L, M	L, A	_
$\overline{\overline{\mathrm{LD}}}$	LD	LD	LD	LD	LD	LD	LD	7
A, B	A, C	A, D	A, E	A, H	A, L	A, M	A, A	-
ADC	ADC	ADC	ADC	ADC	ADC	ADC	ADC	8
В	C	D	E	Н	L	M	A	·
SBC	SBC	SBC	SBC	SBC	SBC	SBC	SBC	9
В	C	D	E	Н	L	M	A	_
XOR	XOR	XOR	XOR	XOR	XOR	XOR	XOR	A
В	C	D	E	Н	L	M	A	
CMP	CMP	CMP	CMP	CMP	CMP	CMP	CMP	В
В	C	D	E	Н	L	M	A	_
RZ	RET	JPZ			Z CALI			C
202	14431	nn	CB	nn	nn	n	8 H	Ü
$\overline{\mathrm{RC}}$	EXX	JPC	IN	CAC	BYTE		RST	D
100	13212	nn	n	nn	DD	n	18H	
RPE	JMP	JPPE	EX		BYTE	<u> </u>	RST	E
101 13	M		E,HL	nn	ED	n	28H	12
RM	LD	JPM	EI	CAM	BYTE		RST	F
	SP,HL	nn		nn	FD FD	n	38H	-
8	9	A .	В	C	D	E	F	

Bei diesen Bytes besteht der Operationscode aus mehreren Byte

## Codierungstabelle der Befehle des Prozessors U 880 (Fortsetzung)

NWT/	0	1	2	3	4	5	6	7
HWT								
0	RLC	RLC	RLC	RLC	RLC	RLC	RLC	RLC
	B	C	D	E	H	L	M	A
1	RL	RL	RL	RL	RL	RL	RL	RL
	В	C	D	<b>E</b> .	Н	L	M	A
2	SLA	SLA	SLA	SLA	SLA	SLA	SLA	SLA
	В	C	D	$\mathbf{E}$	Н	L	M	A
3								
4	ВІТ	BIT	BIT	BIT	BIT	BIT	BIT	BIT
	0, B	0, C	0, D	0, E	0, H,	0, L	0, M	0, A
5	BIT	BIT	BIT	BIT	BIT	BIT	BIT	BIT
	2, B	2, C	2, D	2, E	2, H	2, L	2, M	2, A
6	BIT	BIT	BIT	BIT	BIT	BIT	BIT	BIT
	4, B	4, C	<b>4</b> , D	4, E	4, H	4, L	4, M	4, A
7	BIT	BIT	BIT	BIT	BIT	BIT	BIT	BIT
	6, B	6, C	6, D	6, E	6, H	6, L	6, M	6, A
8	RES	RES	RES	RES	RES	RES	RES	RES
	0, B	0, C	0, D	0, E	0, H	0, L	0, M	0, A
9	RES	RES	RES	RES	RES	RES	RES	RES
	2, B	2, C	2, D	2, E	2, H	2, L	2, M	2, A
A	' RES	RES	RES	RES	RES	RES	RES	RES
	4, B	4, C	<b>4</b> , D	4, E	4, H	4, L	4, M	4, A
В	RES	RES	RES	RES	RES	RES	RES	RES
	6, B	6, C	6, D	6, E	· 6, H	6, L	6, M	6, A
$\overline{\mathbf{C}}$	SET	SET	SET	SET	SET	SET	SET	SET
	0, B	0, C	0, D	0, E	0, H	0, L	0, M	0, A
D	SET	SET	SET	SET	SET	SET	SET	SET
	2, B	2, C	2, D	2, E	2, H	2, L	2, M	2, A
E	SET	SET	SET	SET	SET	SET	SET	SET
	4, B	<b>4,</b> C	4, D	4,E	4, H	4, L	4, M	4, A
$\overline{\mathbf{F}}$	SET	SET	SET	SET	SET	SET	SET	SET
	6, B	6, C	6, D	6, E	6, H	6, L	6, M	6, A
	0	1	2	3	4	5	6	7
2. BY	Œ		1. BY	TE CB				
1	1 3 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	-1						

NWT

8         9         A         B         C         D         E         F           RRC         RR         R	0	0		75	~	15	73	.,	
B         C         D         E         H         L         M         A           RR									
RR         RR<									U
B         C         D         E         H         L         M         A           SRA         SRA         SRA         SRA         SRA         SRA         SRA         SRA         SRA         2           B         C         D         E         H         L         M         A         3           B         C         D         E         H         L         M         A         3           BIT         BIT <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>									
SRA         SRL         BIT         BIT <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td>1</td> <td>1</td>								1	1
B         C         D         E         H         L         M         A           SRL         SRL         SRL         SRL         SRL         SRL         SRL         SRL         3           B         C         D         E         H         L         M         A         A           BIT         BIT <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>									
SRL         SRT         SRT <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td>2</td>									2
B         C         D         E         H         L         M         A           BIT         BIT<									
BIT         BIT <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td>3</td>									3
1, B         1, C         1, D         1, E         1, H         1, L         1, M         1, A           BIT         B	В	C	D	E	Н		M	A	
BIT         BIT <td></td> <td></td> <td></td> <td>BIT</td> <td></td> <td><math>\mathbf{BIT}</math></td> <td><math>\mathbf{BIT}</math></td> <td>BIT</td> <td>4</td>				BIT		$\mathbf{BIT}$	$\mathbf{BIT}$	BIT	4
3, B       3, C       3, D       3, E       3, H       3, L       3, M       3, A         BIT	1, B	1, C	1, D	1, E	1, H	1, L	1, M	1, A	
BIT         BIT <td>BIT</td> <td>BIT</td> <td>BIT</td> <td>BIT</td> <td>BIT</td> <td>BIT</td> <td>BIT</td> <td>BIT</td> <td>5</td>	BIT	BIT	BIT	BIT	BIT	BIT	BIT	BIT	5
5, B         5, C         5, D         5, E         5, H         5, L         5, M         5, A           BIT         7           7, B         7, C         7, D         7, E         7, H         7, L         7, M         7, A         7           RES         R	3, B	3, C	3, D	3, E	3, H	3, L	3, M	3, A	
BIT         BIT         BIT         BIT         BIT         BIT         BIT         BIT         BIT         BIT         BIT         BIT         BIT         BIT         BIT         BIT         BIT         T         7         7, B         7, C         7, D         7, E         7, H         7, L         7, M         7, A         7         7         8         7, A         RES	BIT	BIT	BIT	BIT	BIT	BIT	BIT	BIT	6
7, B       7, C       7, D       7, E       7, H       7, L       7, M       7, A         RES       RES       RES       RES       RES       RES       RES       RES       8         1, B       1, C       1, D       1, E       1, H       1, L       1, M       1, A         RES       RES <td>5, B</td> <td>5, C</td> <td>5, D</td> <td>5, E</td> <td>5, H</td> <td>5, L</td> <td>5, M</td> <td>5, A</td> <td></td>	5, B	5, C	5, D	5, E	5, H	5, L	5, M	5, A	
RES         RES <td>BIT</td> <td>BIT</td> <td>BIT</td> <td>BIT</td> <td>BIT</td> <td>BIT</td> <td>BIT</td> <td>BIT</td> <td>7</td>	BIT	BIT	BIT	BIT	BIT	BIT	BIT	BIT	7
1, B       1, C       1, D       1, E       1, H       1, L       1, M       1, A         RES       RES       RES       RES       RES       RES       RES       RES       9         3, B       3, C       3, D       3, E       3, H       3, L       3, M       3, A         RES       RES <td>7, B</td> <td>7, C</td> <td>7, D</td> <td>7, E</td> <td>7, H</td> <td>7, L</td> <td>7, M</td> <td>7, A</td> <td></td>	7, B	7, C	7, D	7, E	7, H	7, L	7, M	7, A	
RES         RES <td>RES</td> <td>RES</td> <td>RES</td> <td>RES</td> <td>RES</td> <td>RES</td> <td>RES</td> <td>RES</td> <td>8</td>	RES	RES	RES	RES	RES	RES	RES	RES	8
3, B       3, C       3, D       3, E       3, H       3, L       3, M       3, A         RES       RES       RES       RES       RES       RES       RES       RES       RES       A         5, B       5, C       5, D       5, E       5, H       5, L       5, M       5, A       B         RES	1, B	1, C	1, D	1, E	1, H	1, L	1, M	1, A	
RES         RES         RES         RES         RES         RES         RES         RES         RES         A           5, B         5, C         5, D         5, E         5, H         5, L         5, M         5, A           RES         RES         RES         RES         RES         RES         RES         RES           7, B         7, C         7, D         7, E         7, H         7, L         7, M         7, A           SET         D         3, B         3, C         3, D         3, E         3, H         3, L         3, M         3, A         SET	RES	RES	RES	RES	RES	RES	RES	RES	9
5, B       5, C       5, D       5, E       5, H       5, L       5, M       5, A         RES       RES       RES       RES       RES       RES       RES       RES         7, B       7, C       7, D       7, E       7, H       7, L       7, M       7, A         SET       SET       SET       SET       SET       SET       SET       SET       C         1, B       1, C       1, D       1, E       1, H       1, L       1, M       1, A         SET       SET       SET       SET       SET       SET       SET       D         3, B       3, C       3, D       3, E       3, H       3, L       3, M       3, A         SET       SET       SET       SET       SET       SET       SET       E         5, B       5, C       5, D       5, E       5, H       5, L       5, M       5, A         SET       SET       SET       SET       SET       SET       SET       F         7, B       7, C       7, D       7, E       7, H       7, L       7, M       7, A	3, B	3, C	3, D	3, E	3, H	3, L	3, M	3, A	
RES         RET         RET         RET         SET         SET <td>RES</td> <td>RES</td> <td>RES</td> <td>RES</td> <td>RES</td> <td>RES</td> <td>RES</td> <td>RES</td> <td>A</td>	RES	RES	RES	RES	RES	RES	RES	RES	A
7, B 7, C 7, D 7, E 7, H 7, L 7, M 7, A  SET SET SET SET SET SET SET SET  1, B 1, C 1, D 1, E 1, H 1, L 1, M 1, A  SET SET SET SET SET SET SET SET  3, B 3, C 3, D 3, E 3, H 3, L 3, M 3, A  SET SET SET SET SET SET SET SET  5, B 5, C 5, D 5, E 5, H 5, L 5, M 5, A  SET SET SET SET SET SET SET SET  7, B 7, C 7, D 7, E 7, H 7, L 7, M 7, A	5, B	5, C	5, D	5, E	5, H	5, L	5, M	5, A	
SET         SET         SET         SET         SET         SET         SET         SET         C           1, B         1, C         1, D         1, E         1, H         1, L         1, M         1, A           SET         SET         SET         SET         SET         SET         SET         SET         D           3, B         3, C         3, D         3, E         3, H         3, L         3, M         3, A           SET         SET         SET         SET         SET         SET         SET         E           5, B         5, C         5, D         5, E         5, H         5, L         5, M         5, A           SET         SET         SET         SET         SET         SET         F           7, B         7, C         7, D         7, E         7, H         7, L         7, M         7, A	RES	RES	RES	RES	RES	RES	RES	RES	В
SET         SET         SET         SET         SET         SET         SET         SET         C           1, B         1, C         1, D         1, E         1, H         1, L         1, M         1, A           SET         SET         SET         SET         SET         SET         SET         SET         D           3, B         3, C         3, D         3, E         3, H         3, L         3, M         3, A           SET         SET         SET         SET         SET         SET         SET         E           5, B         5, C         5, D         5, E         5, H         5, L         5, M         5, A           SET         SET         SET         SET         SET         SET         F           7, B         7, C         7, D         7, E         7, H         7, L         7, M         7, A	7, B	7, C	7, D	7, E	7, H	7, L	7, M	7, A	
1, B     1, C     1, D     1, E     1, H     1, L     1, M     1, A       SET     SET     SET     SET     SET     SET     SET     SET     D       3, B     3, C     3, D     3, E     3, H     3, L     3, M     3, A       SET     SET     SET     SET     SET     SET     SET     SET     E       5, B     5, C     5, D     5, E     5, H     5, L     5, M     5, A       SET     SET     SET     SET     SET     SET     SET     F       7, B     7, C     7, D     7, E     7, H     7, L     7, M     7, A	SET		SET	SET	SET	SET	SET	SET	C
3, B       3, C       3, D       3, E       3, H       3, L       3, M       3, A         SET       SET       SET       SET       SET       SET       SET       E         5, B       5, C       5, D       5, E       5, H       5, L       5, M       5, A         SET       SET       SET       SET       SET       SET       SET       F         7, B       7, C       7, D       7, E       7, H       7, L       7, M       7, A		1, C	1, D		l, H	1, L	1, M	1, A	
3, B       3, C       3, D       3, E       3, H       3, L       3, M       3, A         SET       SET       SET       SET       SET       SET       SET       E         5, B       5, C       5, D       5, E       5, H       5, L       5, M       5, A         SET       SET       SET       SET       SET       SET       SET       F         7, B       7, C       7, D       7, E       7, H       7, L       7, M       7, A	SET	SET	SET	SET	SET	SET	SET	SET	D
SET         SET         SET         SET         SET         SET         SET         E           5, B         5, C         5, D         5, E         5, H         5, L         5, M         5, A           SET         SET         SET         SET         SET         SET         SET         F           7, B         7, C         7, D         7, E         7, H         7, L         7, M         7, A	3, B	3, C	3, D			3, L	3, M	3, A	
5, B       5, C       5, D       5, E       5, H       5, L       5, M       5, A         SET       SET       SET       SET       SET       SET       SET       F         7, B       7, C       7, D       7, E       7, H       7, L       7, M       7, A	SET	SET	SET	SET	SET	SET	SET		E
SET         SET         SET         SET         SET         SET         SET         F           7, B         7, C         7, D         7, E         7, H         7, L         7, M         7, A									
7, B 7, C 7, D 7, E 7, H 7, L 7, M 7, A								~	F
	8								

## Codierungstabelle der Befehle des Prozessors U 880 (Fortsetzung)

	0	1	2	3	4	5	6
4	IN B	OUT B	SBC	LD	NEG	RETN	IM 0
	ĺ		HL, BC	$\langle nn \rangle$ , BC			
5	IN D	OUT D	SBC	LD			IM 1
			HL, DE	$\langle nn \rangle$ , DE			
6	IN H	OUT H	SBC				
			HL, HL	,			
			SBC	LD			
7	1		HL,SP (	nn), SP			
A	LDI	CPI	INI	OUTI			
В	LDIR	CPIR	INIR	OTIR			
	0	1	2	3	4	5	6

- 1. BYTE ED
- 2. BYTE

HWT NWT

## Codierungstabelle der Befehle des Prozessors U880 (Fortsetzung)

NWT/ HWT	0	1	2	3	4	5	6
0							
1						_	
$\overline{2}$		LD	LD	INC			
		IX,n	$n\langle nn \rangle$ , $IX$	IX			
3					INC	DEC	INC
					$\langle IX+d\rangle$	$\langle IX + e$	$d\rangle\langle IX+d\rangle$

7	8	9	A	В	C D	E	F
LD	INC	OUT C	ADC	LD	RETI		
I, A			HL,BC	$BC$ , $\langle nn \rangle$			
$\overline{ ext{LD}}$	IN E	OUT E	ADC	LD		IM 2	
A, I			HL,DE	$DE,\langle nn \rangle$			
RRD	INL	OUT L	ADC				RLD
			HL,HL				
	IN A	OUT A	ADC	LD			
			HL,SP	$SP$ , $\langle nn \rangle$			
	LDD	CPD	IND	OUTD			
	LDDR	CPDR	INDR	OTDR			
7	8	9	A	В	C D	E	F

- 1. Byte DD
- 2. Byte CB
- 3. Byte

9	A	В	CI	E	F	NWT HWT	,	Е
$\overline{ ext{ADD}}$						0	RLC	RRC
IX, BC							$\langle IX + d \rangle$	$\langle IX + d \rangle$
ADD						1	RL	RR
IX,DE							$\langle IX+d \rangle$	$\langle IX+d \rangle$
ADD	LD	DEC		,		2	SLA	SRA
IX,IX	$IX$ , $\langle nn \rangle$						$\langle IX+d \rangle$	$\langle IX+d \rangle$
ADD						3		SRL
IX,SP								$\langle IX+d\rangle$

## Codierungstabelle der Befehle des Prozessors U 880 (Fortsetzung)

NWT/ HWT	0	1	2	3	4	5	6	7
4	İ						LD,	
							В,	
						4	$\langle IX \rangle$	$+d\rangle$
5							LD	
							D,	
							$\langle IX \cdot$	$+d\rangle$
6							LD	
							Η,	
							$\langle IX \cdot$	$+d\rangle$
7	LD	LD	LD	LD	LD	LD		LD
	$\langle IX +$	d), (IX+	-d), (IX-	-d⟩, ⟨IX+	-d), (IX-	+d⟩, ⟨IX+	-d $\rangle$ , $\langle IX$	$+d\rangle$ ,
	В	C	$\mathbf{D}$	${f E}$	$\mathbf{H}$	L		A
8							ADI	)
							$\langle IX -$	$+d\rangle$
9							SUE	3
							$\langle IX -$	$+d\rangle$
A			<del></del>				ANI	)
							(IX-	$+d\rangle$
В							OR	
							(IX-	$+d\rangle$
C								
D								
E		POP		EX		PUSI	Ŧ	
		IX		$\langle SP \rangle$ ,	IX	IX		
F								
	0	1	2	3	4	5	6	7

U-880-Code 1. BYTE DD/BEI FD IST IX DURCH IY ZU ERSETZEN 2. BYTE

HWT NWT

9	A	В	СЪ	E	F	NWT HWT		E
				LD		4	BIT	BIT
				C,(IX+	$-\mathbf{d}\rangle$		$0$ , $\langle IX+d\rangle$	$\langle IX+d \rangle$
				LD		5	BIT	BIT
				E,⟨IX⊣	$-\mathbf{d}\rangle$		$2,\langle IX+d\rangle$	3,(IX+d)
				LD		6	BIT	BIT
				L,(IX+	$-\mathbf{d}\rangle$		$4,\langle IX+d\rangle$	5,(IX+d)
				LD	•	7	BIT	BIT
				A,(IX+	$-\mathbf{d}\rangle$		$6,\langle IX+d\rangle$	$7,\langle IX+d\rangle$
				ADC		8	RES	RES
				$\langle IX+d\rangle$	<b>)</b>		$0$ , $\langle IX+d\rangle$	$1,\langle IX+d\rangle$
				SBC		9	RES	RES
				$\langle IX+d\rangle$	>		$2$ , $\langle IX+d\rangle$	$3$ , $\langle IX+d\rangle$
				XOR		A	RES	RES
				$\langle IX+d\rangle$	<b>&gt;</b>		$4$ , $\langle IX+d\rangle$	5,(IX+d)
				CMP		В	RES	RES
				$\langle IX+d\rangle$	<b>&gt;</b>		$6$ , $\langle IX+d \rangle$	$7,\langle IX+d\rangle$
		BYT	ſΈ			C	SET	SET
		DDO	CB				$0$ , $\langle IX+d \rangle$	$1,\langle IX+d\rangle$
						D	SET	SET
							2,(IX+d)	$3$ , $\langle IX+d\rangle$
ЛМР						Е	SET	SET
$\langle \mathbf{IX} \rangle$							$4$ , $\langle IX+d\rangle$	5, $\langle IX+d \rangle$
LD						F	SET	SET
SP,IX							$6$ , $\langle IX+d \rangle$	$7,\langle IX+d\rangle$
9	A	В	C D	E	F		6	E

BEI FD IST IX DURCH IY ZU ERSETZEN

Gegenüberstellung des 1. Operationscode<br/>bytes der Mikroprozessoren U880, 8080, <br/> U808D

Code	U 880	8080	U~808~D
0	NOP	NOP	HLT
1	LD BC, nn	LXI B, nn	HLT
2	$LD \langle BC \rangle$ , A	STAX B	RLC
3	INC BC	INX B	RNC
4	INC B	INR B	ADIn
5	DEC B	DCR B	RST OH
6	LD B, n	MVI B, n	MVI A, n
7	RLCA	RLC	RET
8	EXAF	_	INR B
9	ADD HL, BC	DAD B	DCR B
A	LDA, $\langle BC \rangle$	LDAX B	RRC
В	DEC BC	DCX B	RNZ
C	INC C	INR C	ACI n
D	DEC C	DCR C	RST 8H
$\mathbf{E}$	LD C,n	MVI C, n	MVI B, n
$\mathbf{F}$	RRCA	RRC	RET
10	DJNZ e	_	INR C
11	LD DE, nn	LXI D, nn	DCR C
12	$LD \langle DE \rangle$ , A	STAX D	RAL
13	INC DE	INX D	RP
14	INC D	INR D	SUI n
15	DEC D	DCR D	RST 18H
16	LD D, n	MVI D, n	MVI C, n
17	RLA	RAL	RET
18	m JR~e		INR D
19	ADD HL, DE	DAD D	$\mathbf{DCR} \ \mathbf{D}$
1 <b>A</b>	$LDA$ , $\langle DE \rangle$	LDAX D	RAR
1B	DEC DE	$\mathbf{DCX} \mathbf{D}$	RPO
1C	INC E	INR E	SBI n
1D	DEC E	DCR E	RST 18H
1E	LDE, n	MVI E, n	MVI D, n
1F	RRA	RAR	RET
20	$\mathbf{JRNZ}$ e	_	INR E
21	LD HL, nn	LXI H, nn	$\mathbf{DCR}\;\mathbf{E}$
22	$LD \langle nn \rangle$ , $HL$	SHLD nn	
23	INC HL	INX H	RC

Code	U 880	8080	U 808, D
24	INC H	INR H	ANI n
25	DEC H	DCR H	RST 20H
26	LD H, n	MVI H, n	MVI E, n
27	DAA	$\mathbf{D}\mathbf{A}\mathbf{A}$	RET
28	$\mathbf{J}\mathbf{R}\mathbf{Z}$ e	_	INR H
29	-ADD HL, HL	DAD H	DCR H
2A	$LD HL$ , $\langle nn \rangle$	LHLD nn	_
2B	DEC HL	DCX H	$\mathbf{R}\mathbf{Z}$
2C	INC L	INR L	XRIn
$^{2}D$	$\mathbf{DEC}\mathbf{L}$	DCR L	RST 28H
$2\mathbf{E}$	LDL, n	MVI L, n	MVI H, n
2F	CPL	CMA	$\mathbf{RET}$
30	JRNC e	_	INR L
31	LD SP, nn	LXI SP, nn	DCRL
32	LD (nn), A	STA nn	_
33	INC SP	INX SP	RM
34	INC M	INR M	ORI n
35	DEC M	DCR M	RST 30H
36	LD M, n	MVI M, n	MVI L, n
37	SCF	STC	RET
38	JRC e	_	
39	ADD HL, SP	DAD SP	-
3A	$LD A$ , $\langle nn \rangle$	LDA nn	
3B	DEC SP	DCX SP	$\mathbf{RPE}$
3C	INC A	INR A	CPI n
3D	DEC A	DCR A	RST 38H
3E	LD A, n	MVI A, n	MVI M, n
3F	CCF	$\mathbf{CMC}$	$\mathbf{RET}$
40	LD B, B	MOV B, B	$\mathbf{J}\mathbf{N}\mathbf{C}$ nn
41	LD B, C	MOV B, C	IN 0
42	LD B, D	MOV B, D	${ m CNC}\ { m nn}$
43	LD B, E	MOV,B, E	IN 1
44	LD B, H	MOV B, H	$\mathbf{JMP}$ nn
45	LD B, L	MOV B, L	IN 2
46	LDB, M	MOV B, M	CALL nn
47	LD B, A	MOV B, A	IN 3
48	LD C, B	MOV C, B	JNZ nn
<b>4</b> 9	LD C, C	MOV C, C	IN 4

_			
<b>4</b> A	LD C, D	MOV C, D	CNZ nn
4B	LD C, E	MOV C, E	IN 5
<b>4</b> C	LD C, H	MOV C, H	$\mathbf{JMP}$ nn
4D	LD C, L	MOV C, L	IN 6
<b>4</b> E	LD C, M	MOV C, M	CALL nn
4F	LD C, A	MOV C, A	IN 7
50	LD D, B	MOV D, B	JP nn
51	LD D, C	MOV D, C	OUT 8
52	LD D, D	MOV D, D	CP nn
53	LD D, E	MOV D, E	$\mathbf{OUT}\ 9$
54	LD D, H	MOV D, H	$\mathbf{JMP}$ nn
55	LD D, L	MOV D, L	OUT 10
56	LD D, M	MOV D, M	CALL nn
57	LD D, A	MOV D, A	OUT 11
58	LD E, B	MOV E, B	JPO nn
59	LD E, C	MOV E, C	OUT 12
5A	LD E, D	MOV E, D	CPO nn
5B	LDE, E	MOV E, E	OUT 13
5C	LD E, H	MOV E, H	JMP nn
5D	LD E, L	MOV E, L	OUT 14
$5\mathbf{E}$	LD E, M	MOV E, M	CALL nn
5F	LD E, A	MOV E, A	OUT 15
60	LD H, B	MOV H, B	$\mathbf{JC}$ nn
61	LD H, C	MOV H, C	OUT 16
62	LD H, D	MOV H, D	CC nn
63	LD H, E	MOV H, E	OUT 17
64	LD H, H	MOV H, H	$\mathbf{JMP}$ $\mathbf{nn}$
65	LD H, L	MOV H, L	OUT 18
66	LD H, M	MOV H, M	CALL nn
67	LD H, A	MOV H, A	OUT 19
68	LD L, B	MOV L, B	${f JZ}$ nn
69	LD L, C	MOV L, C	$\mathbf{OUT}\ 20$
6A	$\mathrm{LD}\ \mathrm{L},\ \mathrm{D}$	MOV L, D	$\mathbf{C}\mathbf{Z}$ nn
6B	LD L, E	MOV L, E	OUT 21
6C	LD L, H	MOV L, H	JMP nn
6D	LD L, L	MOV L, L	OUT 22
$6\mathbf{E}$	LD L, M	MOV L, M	CALL nn
6F	LD L, A	MOV L, A	OUT 23

Code	U 880	8080	U 808 D
70	LD M, B	MOV M, B	JM nn
71	LD M, C	MOV M, C	OUT 24
72	LD M, D	MOV M, D	$\mathbf{CM}$ $\mathbf{nn}$
73	LDM, E	MOV M, E	${ m OUT}~25$
74	LD M, H	MOV M, H	JMP nn
<b>7</b> 5	LD M, L	MOV M, L	OUT 26
76	HALT	$\mathbf{HLT}$	CALL nn
77	LD M, A	MOV M, A	OUT 27
<b>7</b> 8	LDA, B	MOV A, B	JPE nn
<b>7</b> 9	LD A, C	MOV A, C	OUT 28
<b>7A</b>	LD A, D	MOV A, D	CPE nn
<b>7</b> B	LD A, E	MOV A, E	OUT 29
7C	LD A, H	MOV A, H	$\mathbf{JMP}$ nn
7D	LD A, L	MOV A, L	OUT 30
7E	LD A, M	MOV A, M	CALL nn
7F	LD A, A	MOV A, A	OUT 31
80	ADD B	ADD B	ADD A
81	ADD C	$\mathbf{ADD}\ \mathbf{C}$	${ m ADD~B}$
82	ADD D	${ m ADD}~{ m D}$	$\mathbf{ADD}\ \dot{\mathbf{C}}$
83	ADD E	ADD E	$\operatorname{ADD}\operatorname{D}$
84	ADD H	ADD H	ADD E
85	ADD L	$\mathrm{ADD}_{.}\mathrm{L}$	ADD H
86	ADD M	ADDM	$\operatorname{ADD}\operatorname{L}$
87	ADD A	ADDA	ADDM
88	ADC B	ADCB	ADCA
89	ADC C	$\mathbf{ADC} \mathbf{C}$	ADCB
8A	ADCD	$\mathbf{ADC}.\mathbf{D}$	$\mathbf{ADC} \mathbf{C}$
8B	ADC E	, $\mathbf{ADC}\;\mathbf{E}$	$\mathbf{ADC}\mathbf{D}$
8C	ADC H	$\mathbf{ADC}\ \mathbf{H}$	$\mathbf{ADC}\;\mathbf{E}$
8D	$\mathbf{ADC}\mathbf{L}$	$\mathbf{ADC}\;\mathbf{L}$	$\mathbf{ADC}\ \mathbf{H}$
$8\mathbf{E}$	ADC M	$\mathbf{ADC}\mathbf{M}$	$\mathbf{ADC}\;\mathbf{L}$
$8\mathbf{F}$	ADC A	$\mathbf{ADC}\mathbf{A}$	$\mathbf{ADC}\ \mathbf{M}$
90	SUB B	SUBB	SUB A
91	SUBC	SUB C	SUB B
92	SUB D	SUBD	SUB C
93	SUB E	SUBE	SUBD
94	SUB H	SUB H	SUB E
95	SUB L	SUBL	SUB H

Code	U 880	8080	U 808 D
96	SUB M	SUB M	SUB L
97	SUB A	SUB A	SUB M
98	SBC B	SBB B	SBB A
90	SBC C	SBB C	SBB B
9A	SBC D	SBB D	SBB C
9B	$\operatorname{SBC}\mathbf{E}$	$\mathbf{SBB}\;\mathbf{E}$	SBB D
9C	SBC H	SBB H	SBBE
9D	$\operatorname{SBC} \operatorname{L}$	SBBL	$\operatorname{SBB}\mathbf{H}$
9E	SBC M	SBB M	$\mathbf{SBB}\;\mathbf{L}$
9F	SBC A	SBB A	SBB M
$\mathbf{A0}$	AND B	ANA B	ANA A
A1	AND C	ANA C	ANA B
<b>A2</b>	AND D	ANA D	ANA C
A3	AND E	ANA E	ANA D
A4	AND H	ANA H	ANA E
A5	AND L	ANA L	ANA H
A6	AND M	ANA M	ANA L
A7	AND A	ANA A	ANA M
<b>A</b> 8	XOR B	XRA B	XRA A
A9	XOR C	XRA C	XRA B
AA	XOR D	XRA D	XRA C
$\mathbf{AB}$	XOR E	XRAE	$\acute{\mathbf{X}}\mathbf{R}\mathbf{A}\mathbf{D}$
AC	XOR H	XRA H	XRAE
AD	XOR L	XRAL	XRA H
ΑE	XOR M	$\mathbf{XRA}\ \mathbf{M}$	$\mathbf{XRA}\ \mathbf{L}$
AF	XOR A	XRA A	$\mathbf{XRA}\mathbf{M}$
во	OR B	ORA B	ORA A
В1	OR C	ORA C	ORA B
B2	OR D	ORA D	ORA C
B3	OR E	ORA E	$\mathbf{ORA}\ \mathbf{D}$
B4	OR H	ORA H	ORA E
<b>B</b> 5	OR L	ORA L	ORAH
B6	OR M	ORA M	ORA L
B7	OR A	ORA A	ORA M
<b>B</b> 8	CMP B	CMP B	CMPA
B9	CMP C	$\mathbf{CMP}\ \mathbf{C}$	CMPB
BA	CMP D	CMPD	CMP C
BB	CMP E	CMP E	CMP D

Code	U 880	8080	U 808 D
BC	СМР Н	CMP H	CMP E
BD	CMPL	CMPL	CMP H
$\mathbf{BE}$	CMP M	CMP M	CMPL
$\mathbf{BF}$	CMP A	CMPA	CMP M
CO	RNZ	$\mathbf{R}\mathbf{N}\mathbf{Z}$	MOV A, A
Cl	POP BC	POP B	MOV A, B
C2	$\mathbf{JPNZ} \ \mathbf{nn}$	$\mathbf{JNZ}\ \mathbf{nn}$	MOV A, C
, C3	$\mathbf{JMP} \ \mathbf{nn}$	$\mathbf{JMP} \ \mathbf{nn}$	MOV A, D
C4	CANZ nn	$\mathbf{CNZ} \ \mathbf{nn}$	MOV A, E
C5	PUSH BC	PUSH B	MOV A, H
C6	$\mathbf{ADD}\mathbf{n}$	ADI n	 MOV A, L
C7	RST OH	RST OH	MOV A, M
C8	RZ	$\mathbf{R}\mathbf{Z}$	MOV B, A
C9	RET	RET	MOV B, B
$\mathbf{C}\mathbf{A}$	JPZ nn	JZ nn	MOV B, C
$^{\mathrm{CB}}$	Verschiebe/		MOV B, D
	Bitbefehle		
CC	CAZ nn	$\mathbf{C}\mathbf{Z}$ $\mathbf{n}\mathbf{n}$	MOV B, E
CD	CALL nn	CALL nn	MOV B, H
$\mathbf{CE}$	ADC n	ACI n	MOV B, L
$\mathbf{CF}$	RST 8H	RST 8H	MOV B, M
$\mathbf{D0}$	RNC	$\mathbf{RNC}$	MOV C, A
D1	POP DE	POP D	MOV C, B
D2	$\mathbf{JPNC}\mathbf{nn}$	JNC nn	MOV C, C
D3	OUT n	OUT n	MOV C, D
D4	CANC nn	$\mathbf{CNC} \ \mathbf{nn}$	MOV C, E
D5	PUSH DE	PUSH D	MOV C, H
D6	SUB n	SUI n	MOV C, L
D7	RST 10H	$RST\ 10H$	MOV C, M
D8	RC	RC	MOV D, A
D9	EXX		MOV D, B
$\mathbf{D}\mathbf{A}$	JPC, nn	$\mathbf{JC} \ \mathbf{nn}$	MOV D, C
$\mathbf{DB}$	IN n	IN n	MOV D, D
$\mathbf{DC}$	CAC nn	CC nn	MOV D, E
DD	IX Befehle	-	MOV D, H
DE	SBC n	SBI n	MOV D, L
$\mathbf{DF}$	RST 18H	RST 18H	MOV D, M
$\mathbf{E}0$	RPO	RPO	MOV E, A

Code	U 880	8080	U 808 D
E1	POP HL	РОР Н	MOV E, B
E2	JPPO nn	JOP nn	MOV E, C
E3	$\mathrm{EX}\langle\mathrm{SP}\rangle$ , $\mathrm{HL}$	XTHL	MOV E, D
<b>E4</b>	CAPO nn	CPO nn	MOV E, E
E5	PUSH HL	PUSH H	MOV E, H
<b>E</b> 6	AND n	ANI n	MOV E, L
E7	RST~20H	RST 20H	MOVE, M
E8	RPE	RPE	MOV H, A
E9	IMP M	PCHL	MOV H, B
EA	JPPE nn	JPE nn	MOV H, C
EB	EX DE, HL	XCHG	MOV H, D
EC	CAPE nn	CPE nn	MOV H, E
$\mathbf{ED}$	zusätzl. Trans-		,
	portbefehle	_	MOV H, H
EE	XOR n	XRIn	MOV H, L
EF	RST 28H	RST 28H	MOV H, M
FO	RP	RP	MOV L, A
Fl	POP AF	POP PSW	MOV L, B
F2	JPP nn	JP nn	MOV L, C
F3	DI	DI	MOV L, D
F4	CAP nn	CP nn	MOV L, E
<b>F</b> 5	PUSH AF	PUSH PSW	MOV L, H
<b>F</b> 6	OR n	ORI n	MOV L, L
F7	RST 30H	RST 30H	MOV L, M
F8	RM	RM	MOV M, A
<b>F</b> 9	LD SP, HL	SPHL	MOV M, B
FA	JPM nn	JM nn	MOV M, C
FB	EI	EI	MOV M, D
FC	CAM nn	CM nn	MOV M, E
FD	IY-Befehle		MOV M, H
FE	CMP n	CPI n	MOV M, L
FF	RST 38H	RST 38H	HLT

